K
klop
Guest
Aš dirbu sudėtingą projektą, kuris yra RISC CPU, DMA, RAM, periferiniai įrenginiai, ir tt Norėčiau apsaugoti nuo modifikacijos / atvirkštinės inžinerijos ir pan modulių. Projektas bus įgyvendinamas Xilix FPGA (Synplify Pro + ISE bus naudojamas. Ar kas nors prašome padėti man? Kaip toli, kaip aš suprantu vieną galimą metodą naudoti Edif formatą, siekiant užšifruoti modulis. Thanks a lot.