J
jeremy_zhu
Guest
Noriu projektavimo 8 bitai SAR ADC, ir aš sukūrėme vieną svertinis kondensatorius.Norėčiau sumažinti galią ir erdvę.aš manau, turėtų pasirinkti RC įvertinta ADC kurio MSB yra įgyvendinta BŽŪP už nedidelį plotą naudojant mažiau pasirodymų.bet aš nežinau, kaip nuspręsti, susiję bitai, 5 (BŽŪP) 3 (AEŠ), arba atvirkščiai.ir kas tarp SAR logika gryno dangtelį ir norim vieną skirtumą.
nors komentarų ar pasiūlymų?
2. klausimas: dizainas 12bits R2R DAC.res atitikimas kitų dėmesio ar mandagumas?kai susiję dokumentai arba dokumentai taip pat yra sveikintina.
nors komentarų ar pasiūlymų?
2. klausimas: dizainas 12bits R2R DAC.res atitikimas kitų dėmesio ar mandagumas?kai susiję dokumentai arba dokumentai taip pat yra sveikintina.