S
sandysuhy
Guest
Labas
Kas yra Retiming į STA.Where galiu naudoti.
Linkėjimai
Sandysuhy.
Kas yra Retiming į STA.Where galiu naudoti.
Linkėjimai
Sandysuhy.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
Q
Quake
Guest
Galite pasižiūrėti į kai kurias DSP VLSI dizaino knygų apie
retiming, ar kartais šis metodas taip pat naudojamas
DataPath iki, kai giliai vamzdynas architektūra
būti suprojektuota.bet tai paprastai cunstom dizainas.kai kurių įrankių pagalba jį sstandart ląstelėmis, dizainas,
Koks yra jūsų tikslas?
retiming, ar kartais šis metodas taip pat naudojamas
DataPath iki, kai giliai vamzdynas architektūra
būti suprojektuota.bet tai paprastai cunstom dizainas.kai kurių įrankių pagalba jį sstandart ląstelėmis, dizainas,
Koks yra jūsų tikslas?
A
amaccormack
Guest
Retiming yra įtraukti kai šlepetės į savo kritinio kelio viduryje, kad ji būtų virš 2 ciklai vietoj vieno: kad daro posėdžio laiką lengviau.
A
Aravind
Guest
skaityti VLSI signalo apdorojimas keshab parhi knyga
ir gausite daugiau informacijos apie retiming
ir gausite daugiau informacijos apie retiming
S
sshehe
Guest
Sintezė ir optimizavimas skaitmeninių schemų pagal
Giovanni de Micheli
turi gerą skyrių apie retiming.Neseniai darbe
už retiming yra
Veiksmingas retiming
iki Narendra Shenoy ir Richard Rudell
Giovanni de Micheli
turi gerą skyrių apie retiming.Neseniai darbe
už retiming yra
Veiksmingas retiming
iki Narendra Shenoy ir Richard Rudell
S
sandysuhy
Guest
Galite pasižiūrėti į kai kurias DSP VLSI dizaino knygų apie
retiming, ar kartais šis metodas taip pat naudojamas
DataPath iki, kai giliai vamzdynas architektūra
būti suprojektuota.bet tai paprastai cunstom dizainas.kai kurių įrankių pagalba jį sstandart ląstelėmis, dizainas,
Koks yra jūsų tikslas?Norėdami atsakyti už tai, iš tikrųjų aš bandau kurti bibliotekos (pilnas Custom), kad man reikia žinoti apie retiming ir vamzdynų klausimais.
Linkėjimai
Sandeep.
retiming, ar kartais šis metodas taip pat naudojamas
DataPath iki, kai giliai vamzdynas architektūra
būti suprojektuota.bet tai paprastai cunstom dizainas.kai kurių įrankių pagalba jį sstandart ląstelėmis, dizainas,
Koks yra jūsų tikslas?Norėdami atsakyti už tai, iš tikrųjų aš bandau kurti bibliotekos (pilnas Custom), kad man reikia žinoti apie retiming ir vamzdynų klausimais.
Linkėjimai
Sandeep.
S
seanwu
Guest
Šiandien, sintezė įrankis gali atlikti retiming, bet aš vis dar nėra girdėję apie retiming per šimtą.
W
wkong_zhu
Guest
Šiandien, DC gali padėti jums retiming duomenų keliu.
L
luancao
Guest
- Retiming NĖRA technika naudojama STA tačiau sintezė.
- Retiming (Registruotis retiming) yra eilės optimizavimo technologija, kuri juda registrus per kombinacyjnych logika vartai dizainas optimizuoti laiką ir erdvę.
- Dėl Synopsys DC įrankis, yra 3 rūšies retiming metodas.
1.optimizuoja registrus: kaita ir nuoseklus ir šukų Prisijungti pridedant įterpiamas papildomas DfF lygiagrečiai šukos logika, o ne tik naudojant vieną (jei po ploto 0 optimizavimas).Tokiu atveju vairavimo koncentracija tampa stipresnė todėl mes įgyti laikotarpiai.
2.vamzdynų projektavimas: šioje byloje, šukos logika yra pakeistas, įterpiant papildomus registrus šukos logika.Vamzdyno lygis nustatomas vartotojo.
3.balansas registrus: kažką panašaus į "laikas skolintis".Perkeliant DfF priekį ar backwords, tai užima laiko į priekį arba atgal į DfF atitikti laiko reqiremet į kitą pusę.
Galite kreiptis į Synopsys vadovo (PARDUOTAS).DC dalis, yra rankinis vadinamas "Dizainas Compiler Reference Manual: Registruotis Retiming" detalės.
Tačiau praktikoje retai Ar mes naudoti šią techique.Kadangi ji atneš bėdų siuntos patikrą, ypač į formalus patikrinimas nuo savo oficialų verication įrankis nežino jums pakeisti synthsis struktūra.Aš naudoju trečiosios dalies atitikties patikros priemones.Jei naudojate Synopsys Oficialus, situataion gali būti geriau.Bet kokiu atveju jie yra iš tos pačios įmonės turėtų turėti tam tikrą papildomą komandą ją paremti.
- Retiming (Registruotis retiming) yra eilės optimizavimo technologija, kuri juda registrus per kombinacyjnych logika vartai dizainas optimizuoti laiką ir erdvę.
- Dėl Synopsys DC įrankis, yra 3 rūšies retiming metodas.
1.optimizuoja registrus: kaita ir nuoseklus ir šukų Prisijungti pridedant įterpiamas papildomas DfF lygiagrečiai šukos logika, o ne tik naudojant vieną (jei po ploto 0 optimizavimas).Tokiu atveju vairavimo koncentracija tampa stipresnė todėl mes įgyti laikotarpiai.
2.vamzdynų projektavimas: šioje byloje, šukos logika yra pakeistas, įterpiant papildomus registrus šukos logika.Vamzdyno lygis nustatomas vartotojo.
3.balansas registrus: kažką panašaus į "laikas skolintis".Perkeliant DfF priekį ar backwords, tai užima laiko į priekį arba atgal į DfF atitikti laiko reqiremet į kitą pusę.
Galite kreiptis į Synopsys vadovo (PARDUOTAS).DC dalis, yra rankinis vadinamas "Dizainas Compiler Reference Manual: Registruotis Retiming" detalės.
Tačiau praktikoje retai Ar mes naudoti šią techique.Kadangi ji atneš bėdų siuntos patikrą, ypač į formalus patikrinimas nuo savo oficialų verication įrankis nežino jums pakeisti synthsis struktūra.Aš naudoju trečiosios dalies atitikties patikros priemones.Jei naudojate Synopsys Oficialus, situataion gali būti geriau.Bet kokiu atveju jie yra iš tos pačios įmonės turėtų turėti tam tikrą papildomą komandą ją paremti.
H
hawkbw
Guest
<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutralus" border="0" />wherer galiu
<Synthesis Ir optimizavimas Digital Circuits>
?
thanx
<Synthesis Ir optimizavimas Digital Circuits>
?
thanx