reikia pagalbos su LCD sąsaja su FPGA lenta

[t5bz9]

Labas
Im a newbie į FPGA valdybos ir verilog.
visiems jiems bando padaryti yra naudoti Stratix EP1S80 DSP (nuo ALTERA) rodyti radijo signalų laiko naudojant MTC-16204 (16 pins LCD)

Ar kas nors veda mane čia prašom

 

[davr]

Ar turite perskaityti LCD lapo?Ar turite ko nors konkretaus Jums reikia pagalbos?Jūsų klausimas yra labai neaiškus.

 

[t5bz9]

davr rašė:

Ar turite perskaityti LCD lapo?
Ar turite ko nors konkretaus Jums reikia pagalbos?
Jūsų klausimas yra labai neaiškus.

 

[shakeelsultan]

gerai u can download atidaryti core LCD n gali integruoti jį į UR lenta!