Reikia pagalbos programavimo Xilinx FPGA

E

EDA_hg81

Guest
Aš naudoju Xilinx Paralelus Kabelinė programų Xc18v01 konfigūracijos režimas.bet kiekvieną kartą aš turiu Atsiliepimai Info: idcode skaityti iš prietaiso neatitinka Failas idcode į BSDL.Aš bandė IDcode apsisukimo patikrinti, tai apsisukimo nepavyko per.bet prieš programavimo veikia gerai.

Kas negerai?labai vertiname jūsų pasiūlymus.

 
1.Patikrinkite maitinimo VCC
2.Įsitikinkite, kad lustas yra ne daugiau kaip šilumos
3.Patikrinkite zworek lentoje
4.Taikymo sritis JTAG pins
5.Patikrinkite savo nustatymus lygiagrečios uostą
6.jei yra kitas Xilinx devoce avalible bandyti programos, kurią ji

 
Nemanau, kad jums reikia pakeisti bdsl failą.Aš turėjau šią problemą gana dažnai ir kasyklų dažniausiai dėl JTAG kabelis.Aš paprastai energijos ciklą ir valdybos užtikrinti kabelis tvirtai prijungtas.

 
Sveiki eziggurat,

prašau suteikti man šiek tiek konkrečias, kas yra įmanoma priežastis JATG kabelis turi būti nesėkmingas?

Pavarčiau JATG kabelis jau, kas eilutė yra sujungta.ir elektros energijos tiekimas yra 3.3V.

Aš tikrai pasiklysti.

Dėkojame už bet kokius pasiūlymus.

 
Tai ji sąrašas problemų, kad aš patirties su programavimo FPGA ir kaip aš išspręsta.

Prisimenu kai mūsų lygiagrečiai 4 kabelio neveikia tinkamai ir kad turėjo prarasti ryšį viduje kabelio, kurį reikia resoldering.Kiti laikai yra dėl to, flyleads ne liečiasi su lenta, o kitu laiku iš naujo poveikis padeda.Kita problema buvo PROM ne tuščias, ir kad kartais gali sukelti problemų, kai pakeisti FPGA.

Kita problema yra JTAG grandinėje nėra tinkamai sujungtas lenta galbūt krekingo per.

 
Problema nebus išspręsta.

Laive PROM apie tai žemyn.

Ar turite lustas patirtis apie maitinimo šaltinio perjungiklius?

gal galite padėti man apie mano klausimą "Analog Circuit Design" forumas.

Ačiū.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Labai laimingas" border="0" />
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top