P
Prasanna hegde
Guest
Labas visiems, esu naujas FPGA ir verilog. Turiu Xilinx startes rinkinio ir aš noriu bendrauti iš FPGA VPK skyrių. VPK poreikius SPI proto. gauti pradėta. Please let me know, kaip tai padaryti. Turiu vartotojo instrukciją iš Xilinx ir kad ji gavo gerą informaciją apie protokolo, laiko dia. everything.Bu t Aš nesu pajėgi įgyvendinti jo kodą. savo 32-bit DAC, ir aš galėtų siųsti tik vienas bitas iš 32. Perkeliant iš 32 bitų buferio atsitinka tik vieną kartą. Man tai reikia pereiti 32 kartus kaip tai padaryti. prašome padėti .. ragards, Prasanna