T
thakur.umesh
Guest
Gerbiami ekspertai,
Iam į projektavimo pagrindiniai IP ir sėkmingai užbaigti jį naudojant verilog
ir funkcinė patikra daroma naudojant ModelSim se 6.0.
Mano IP core turi 5 pagrindinius modulius, kurių aš susintetintas 1 modulis naudojant Xilinx ISE 8.1i demo versija ir gatecount buvo kažkas apie 122kDabar aš noriu sintezuoja visą kodą .. ir manau loginių elementų skaičių, būtų naudingas lakhs ..
Mano abejonės yra: Kuris sintezė įrankis Norėčiau pirkti tęsti toliau .......Kadangi mano tikslas yra eiti į FPGA prototipų ....( perkėlimą ant FPGA)
(Iam darbo su Windows XP programa)
--
Linkėjimai
Umesh
Iam į projektavimo pagrindiniai IP ir sėkmingai užbaigti jį naudojant verilog
ir funkcinė patikra daroma naudojant ModelSim se 6.0.
Mano IP core turi 5 pagrindinius modulius, kurių aš susintetintas 1 modulis naudojant Xilinx ISE 8.1i demo versija ir gatecount buvo kažkas apie 122kDabar aš noriu sintezuoja visą kodą .. ir manau loginių elementų skaičių, būtų naudingas lakhs ..
Mano abejonės yra: Kuris sintezė įrankis Norėčiau pirkti tęsti toliau .......Kadangi mano tikslas yra eiti į FPGA prototipų ....( perkėlimą ant FPGA)
(Iam darbo su Windows XP programa)
--
Linkėjimai
Umesh