X
xihuwang
Guest
Labas, kas:
Aš sukurti PLL toliau requeriments ir specifikacija:
1.Jis bus naudojamas į soc.Už plotą requeriment, dangtelį naudojami
į mus turi būti ne daugiau kaip 100pF
2.Įvesties nuoroda dažnis bus 6-12MHz
3.Produkcija turėtų būti virš 200MHz
4.Smailės iki smailės Jitter, manau, turėtų toliau 0.2ns pagal visus PVT
5.A 0.35um CMOS procesą plėtros (Soi procesą, bet naudojant O
vartai, todėl vartai dangtelis terrilbly didelė maža W / L tranzistorius).
6.Nėra prieskonių modelio dabar procesą.
Mano klausimai yra:
1.Remiantis jūsų experices, kas nuo VCO pagal 0.35um procesas
2.Koks yra mokestis siurblys srovė, žemiau 5uA?
3.sinchronizuoti arba async dažnio daliklis?
4.Be prieskonių modelis dabar esu nerimauja dažnio stabilumą
kilpos įgyti variantus.Taigi, kaip aš galiu guaratee stabilumui?Parašytas po 45 minučių:5.Kas yra juostos plotis turėtų būti?Ar 200kHz per didelis mažėja jitter?
Aš sukurti PLL toliau requeriments ir specifikacija:
1.Jis bus naudojamas į soc.Už plotą requeriment, dangtelį naudojami
į mus turi būti ne daugiau kaip 100pF
2.Įvesties nuoroda dažnis bus 6-12MHz
3.Produkcija turėtų būti virš 200MHz
4.Smailės iki smailės Jitter, manau, turėtų toliau 0.2ns pagal visus PVT
5.A 0.35um CMOS procesą plėtros (Soi procesą, bet naudojant O
vartai, todėl vartai dangtelis terrilbly didelė maža W / L tranzistorius).
6.Nėra prieskonių modelio dabar procesą.
Mano klausimai yra:
1.Remiantis jūsų experices, kas nuo VCO pagal 0.35um procesas
2.Koks yra mokestis siurblys srovė, žemiau 5uA?
3.sinchronizuoti arba async dažnio daliklis?
4.Be prieskonių modelis dabar esu nerimauja dažnio stabilumą
kilpos įgyti variantus.Taigi, kaip aš galiu guaratee stabilumui?Parašytas po 45 minučių:5.Kas yra juostos plotis turėtų būti?Ar 200kHz per didelis mažėja jitter?