RAM dizaino verilog kodavimas

[siva_7517]

Labas,

Turiu naudoti RAM mano ASIC dizainas.Šiuo metu aš naudoju verilog kodavimo sukurti dizainą.Turiu tam tikras gaires dėl to, kaip kodas verilog kodavimo instancija wit RAM.Tegul sako, turiu 4 įėjimai išsaugoti mano RAM sinchroniškai, kaip aš galiu tai padaryti verilog kodavimas.

Thanks in advance
Siva

 

[sree205]

http://www.asic-world.com/examples/verilog/memories.html

Hope this helps.

bet jei UR ketinate naudoti iki GDSII etapas RAM, ir gali prireikti atminties kompiliatorius iš tiekėjo, kuris taip pat bus ir su Juo netlist.