Pseudo atsitiktinių Binary Triukšmo generatorius

[steven_arnold_85]

Sveiki, aš paprašė panašų klausimą anksčiau, išskyrus tai, kad šis aš norėjau įgyvendinti yra pseudo atsitiktinių dvejetainis triukšmo generatorius naudojant fizinės kompiuterinės įrangos. Kad dirbo gerai. Dabar man įdomu, kaip aš norėčiau eiti apie EPLD įgyvendinimo. Ar kas nors žino, kur galėčiau eiti rasti tam tikrą kodą, kuris parašytas forma, kuri gali būti implented ALTERA lustas? Aš tikiuosi parašyti VHDL. Aš esu susipažinę su ja, todėl aš tikiuosi kas nors galėtų duoti man šiek tiek ta forma kodą. Ačiū O, tiems iš jūsų, kad nežinau,, pseudo atsitiktinių skiriasi tikrai atsitiktinai perleistos iš naujo, jei generatorius patį modelį numeriai bus "ikrai" iš naujo. Tikrai atsitiktinių generatoriai gaminti naujus numerius.

 

[vishwa]

Labas Ar norite generuoti atsitiktinių bitų srauto signalas? ar pseudo atsitiktinių kodas spread spectrum komunikacijos? Leiskite man žinoti aiškiai. Jei norite pirmasis, galiu duoti jums paprastą VHDL kodą generuoti atsitiktinius dvejetainis signalas Regards, Vishwa

 

[echo47]

Vienas labai paprastas būdas yra naudoti LFSR. Kad perėjimas užsiregistruoti XNOR atsiliepimus vartų ir vieną bitų išvestis. Čia yra 18-bitų LFSR Verilog (tikriausiai lengva išversti į VHDL): [kodas] modulis viršų (CLK, noisebit); įvesties CLK; reg [17:00] lfsr = 0; išėjimo noisebit; priskirti noisebit = lfsr [0 ; visada @ (CLK posedge) lfsr

 

[steven_arnold_85]

Sveiki, noriu generuoti atsitiktinių bitų srauto signalas. Ar jums gali man parodyti šį prašome VHDL kodas? Ačiū

 

[echo47]

Mano mažas Verilog modulį. Aš paleisti per VHDL konverteris ... [Kodas] SUBJEKTAS viršų yra uostas (CLK: bitų; noisebit: bitų); PABAIGA viršų Į viršų ARCHITEKTŪRA išverstas YRA SIGNALŲ lfsr: bit_vector (17 downto 0): = "000000000000000000" BEGIN noisebit