projektavimas 4 bitų procesorius verilog

[preety]

Sveiki, mano btech projektas projektavimas 4 bitų bendrosios paskirties procesorius remti instrukcijos MOV, įtraukti į verilog ...... im negauna kaip kurti registro failą ir SRAM į verilog. gali kas nors padėti man plz ..

 

[Jack// ani]

Jeigu jūs planuojate jį įgyvendinti dėl FPGA, galite naudoti bloko RAM (Bram). Registruotis failus ir SRAM yra krūva šlepetės ganged kartu. Jūs galite nustatyti šias 2D masyvo Verilog. Daugeliu atvejų sintezės priemones, pavyzdžiui, Xilinx XST bus išvesti platinamas / Blokinis RAM.

 

[preety]

Thanks a lot ... im new šią temą taip PLZ gali ir parengti ..