Problema SU VERTIX

[Naz]

Aš naudoju XESS SV lenta v1.1, naudojant Lygiagretus Port.I esu Nepavyko gauti eroor "kabelį" Bandant atsisiųsti per ISE. Apie naudojant GXLOAD gaunu klaidos vėl. Kaip turėčiau atsisiųsti mano kodas FPGA? Kaip galima pakeisti lygiagrečios uostą kryptimi, todėl unidirection?

 

[bibo1978]

Aš nesu tikras, bet manau, XESS visada naudoja CPLD valdyti sąsaja tarp FPGA ir lygiagrečiai uoste, jei taip savo rinkinio atveju, patikrinkite, ar tinkamas confiiguration CPLD paprastai kodą ateina su komplektas, gali būti šios pagalbos

 

[yego]

Jei naudojate ISE WebPack, tai tikėtina, kad taikant naujausius pleistrus padės išspręsti šią problemą. Poveikio kai kuriose versijose rinkinys apie klaidą Xilinx pleistras kiekvieną naują išleidimą.