Problema su Synplify 7.7.1, paleidimo Block Vs laikrodis įvesties

[Big Boy]

Sveiki

Turiu dizainas (Verilog) ir naudojant STARTUP_SPARTAN3 instancijoje.Dėl Pavyzdžiui, galiu siųsti laikrodis signalą ir atkurti signalo.Laikrodis ir atkurti signalus tiesiai iš aukščiausio lygio laikrodis Kaisčiai.

Tai reiškia, kad turiu kodas atrodo kaip:

Kodas:modulis counter_7seg (RESET, CLK, segLow, segHigh) / / Aukščiausio lygio modulis

indėlis iš naujo;

įvesties CLK;

rezultatai [6:0] segHigh, segLow;[...]STARTUP_SPARTAN3 Paleistis (. CLK (CLK). GSR (naujo));[...]

 

["Google"]

[No message]

 

[Big Boy]

Bandžiau su Synplify 8,10, ir ji veikia teisingai.

Taigi, tai tikriausiai ribojimo (ar klaidą, vadiname tai, ką norite!) Su 7.7.1!

Ačiū.