Problema su susintetintas RTL kodą

[alpacinoliu]

RTL kodas yra sintetinamas naudoti DC (versija: 2003,12 SP1 Linux). Kaip rezultatas, susintetintas netlist yra ne tai, ką tikėjausi (1 pav), nes jos funkcija yra teisinga. Noriu gauti schema kaip figue 2. Kaip gauti schema 2 pav? Tikimasi ir vertina bet kokias konsultacijas ir diskusijas. Thand jums iš anksto RTL kodą taip: | (! Lbswaprstz)

 priskirti lbswaprstz = hwresetz & (scan_testmode ~ vpixvalidrp) visada @ (posedge hpixvalidclk_mux arba negedge lbswaprstz) pradėti jei pradėti lb2wsel

 

[ami]

išbandyti šį jūsų DC scenarijų 1. pirma, create_clock 2, hpixvalidclk_mux. tada set_dont_touch_network laikrodis ir naujo signalus (lbswaprstz, lbswaprst1z, lbswaprst2z) tikiuosi, kad tai pagalbos! AMI

 

[alpacinoliu]

[Citata = AMI] išbandyti šį jūsų DC scenarijų 1. pirma, 2. tada set_dont_touch_network laikrodis ir naujo signalus (lbswaprstz, lbswaprst1z, lbswaprst2z) tikiuosi, kad tai pagalbos! AMI [/quote] aš jau padaryta, ką Jūs kalbate, tačiau problema aukščiau vis dar egzistuoja. Ačiū už atsakymą

 

[anjali]

kas yra N17 ir N18 vairuotojų?

 

[ami]

1. naudoti scan_mux scan_test signalo ir set_dont_touch_attribute scan_mux tų 2. set_dont_touch tinklas visiems laikrodis ir atstatomas signalo

 

[ami]

Multiplekseris Inference konkrečiu atveju pareiškimas modulis mux8to1 (DIN SEL, DOUT), įvedimo [07:00] DIN, žaliava [02:00] SEL; išėjimo DOUT; raj DOUT; visada @ (SEL arba DIN) prasideda: blk1 atveju (SEL) / / Synopsys infer_mux 3'b000: DOUT

 

[seanwu]

Jūs galite set_dont_use negedge FS ląstelių, siekiant išspręsti problemą. Jums būtų geriau create_clock hpixvalidclk_mux prieš kompiliavimo.

 

[alpacinoliu]

DIN, įvesties [2] SEL; išvedimo DOUT; raj DOUT; visada @ (SEL arba DIN) pradėti: blk1 (SEL) atveju / / Synopsys infer_mux 3'b000: DOUT