T
thieuhiep
Guest
Labas, Aš ką tik studijavo FPGA per trumpą laiką. Tuo metu, aš sukūrėme sėkmingai QAM-16 moduliavimo projekto naudojant VHDL kodas. Bet dabar, kai bandau sukurti QAM demoduliavimo, aš susitiko didelė problema. I've done į MATLAB demoduliavimo, bet FPGA, aš negaliu synchrolize gauti signalą su vežėju išieškojimo. Aš tai negali atsigauti simbolis laikrodis gauna signalą. Štai kodėl demoduliavimo neveikia. Pasakykite man, jei turite kokių nors patarimų, kodą ar medžiagą apie savo problemą. Ačiū iš anksto!