M
master_picengineer
Guest
Hi all,
Turiu problema, kai jungiantis dvi skaitmeninio komponentus, suprojektuotus ne tranzistorius lygis.
Firt modulis Manoma, kad controle antrasis modulis.Kai naudojamas vienas Rise / Fall Time išvesties signalai pirmasis modulis yra puikus Tačiau kai 2 dalys yra susijusios (išvesties modulis 1 iki įėjimo modulio 2) kilimo trukmė buvo didžiulis.Aš buferiai pagaminti su 2 keitiklio tačiau problema išliko.Prašome padėti man išspręsti šią problemą.
Thanks in advance.
Paskutinį kartą redagavo master_picengineer m. vasaris 28, 2008 17:27, edited 1 kartą
Turiu problema, kai jungiantis dvi skaitmeninio komponentus, suprojektuotus ne tranzistorius lygis.
Firt modulis Manoma, kad controle antrasis modulis.Kai naudojamas vienas Rise / Fall Time išvesties signalai pirmasis modulis yra puikus Tačiau kai 2 dalys yra susijusios (išvesties modulis 1 iki įėjimo modulio 2) kilimo trukmė buvo didžiulis.Aš buferiai pagaminti su 2 keitiklio tačiau problema išliko.Prašome padėti man išspręsti šią problemą.
Thanks in advance.
Paskutinį kartą redagavo master_picengineer m. vasaris 28, 2008 17:27, edited 1 kartą