problema su išėjimo iš demodulatora (daugiklis)

N

niloy2k

Guest
Hi guys I anksčiau paskelbta čia prašydama pagalbos su triukšmo šaltinis ir aš tikrai tikrai vertiname padėti visiems.

Aš dirbu su projektu, kuris yra grindžiamas spyna stiprinimas.Iš esmės pagrindinis etapas dizaino fazės jautrus aptikimo kur demodulujące (dauginimasis) du signalus vyksta.

Mano projektą aš išgauti labai silpnas signalas palaidotas didelio triukšmo.Į demodulatora etape grandinės veikia puikiai, jei ir tik daug paprasta sine wave ir stačiakampės bangos signalo havin kad pati etapas, nes jis suteikia man visiškai rektifikuotos signalą.Bet jei aš įtrauksiu triukšmo signalo sine banga, ir tada atlikti demodulujące žingsnis,
rezultatas neturi tapti visiškai rektifikuotos signalą.

Aš bandė lookin visus Specifikacijos bet I cant figure out what neteisinga tvarka.Can anyone please please help me out šio?Aš tikrai appreaciate pagalba

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />
 
Citata:

produkcija nėra tapti visiškai rektifikuotos signalą.
 
Atsiprašome yra neaiškus .....tas daiktas ....Kaip aprašyta anksčiau ....i wil turite sukurti grandinė, kuri wil ekstraktas labai silpnas signalas nuo triukšmo kuris yra atleast 10 kartų didesnis nei originalą signalas

tik naudojant mažas Filtras čia papratimas duok man puikus rezultatas ....todėl visų pirma ....i siųsti originalaus signalo, kuri i papildomas wit triukšmo per amplifyin etape pirmą prieš dėl indėlio į demodulatora

tuo pačiu metu ir naudoti tą pačią funkciją generatorius, kuris gaminamas sine wave pagaminti stačiakampės bangos signalo per lyginamosios grandinės ....ir pateikti jį kaip antrą įėjimo į demodulatora

į demodulatora tik daugintis signalus, kurie palaipsniui ...ir taip ...tai yra geresnis būdas gettin atsikratyti maksimalus triukšmo, kuris sunaikino mano reikalaujama ....ir taip pat turi fazės poslinkio už anksčiau transformatorius stačiakampės bangos signalo, kad įsitikintų, jog signalai etape ...bet signalas iš etapas akimirksniu sumažėjo ....ir išėjimo iš demodulatora visada gamina visiškai rektifikuotos signalą (dauginimas rezultatas sine wave ir stačiakampės bangos signalo)

mano problema ....jei i daugintis švarią sine wave ir kvadratinis bangos ....rasti tinkamą poilsio rezultatus ....bet jei i daugintis sine banga, kuri jau yra palaidotas triukšmo (triukšmo surinktų nuo atvirkštinio neobjektyvūs Stabilitronas .... amplifikuoti imantis 741 op amperų ir papildomas su sine wave naudojant susumuojant stiprintuvo) išėjimo nėra visiškai pašalinti. ..arba, o tai yra pusė rektifikuotos ....i am nežinote kas yra problema

Tikiuosi, tai išsamiai, kad jums ir prašome, jei dar dont suprasti let me know and i will break it downn dar

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />

Thanks a lot for the help

 
Jūs daugiausia pakartoti savo ankstesnį postą verbosely, bet tu negali pasakyti, kaip demodulated signalas atrodo.Būtų taip pat įdomu sužinoti, kas tiksliai demodulatora grandinės atitinkamai jo veikimo principas, pvz jei jis DC nemokamai.

Jei norite, galite galvoti apie minėtą bandlimit klausimą dar nagrinės vėliau, galbūt, kai jūs darote quatitative SNR matavimus, tačiau tai galima nekreipti dėmesio šiuo metu.

Pavyzdžiui, aš noriu parodyti tai, ką aš manau tipiškas stačiakampės bangos signalo synchrone demodulatora, be iš anksto arba po to buvusius filtrai:<img src="http://images.elektroda.net/15_1235942613.gif" border="0" alt=""/>
 
Atsiprašome už atsakymą dar kartą ....produkcijos, kad i am gettin dabar kaip pusė rektifikuotos bangų ....but i am supposed gauti visiškai rektifikuotos banga

kaip ir demodulatora aš naudojant demodulatora lustą vadinamas AD734 ....i pridedami specifikacija for ur patogumui

galėtų būti naudinga, jei i siunčiami ir vaizdo modeliavimo grandinės ir pastatytas multisim elektroninių darbastalį - tiek triukšmo ir triukšmo kartu su jų rodyti osciloskopo?tai yra labai labai svarbus etapas mano projektą ir I WÜD really appreciate ur help ...I am sorry for being neaiški everytime ir Thanks a lot for the help, kiek

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />

Parašytas po 4 minučių:Heres duomenų lapas
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 
Neįmanoma gauti pusę bangų demodulated signalo vietoj pilno bangos pridedant kai kurių triukšmo į lauko.Turėtų būti aišku, tačiau, kad negalima dėti didelių DC kompensuoti kartu su triukšmo arba viršija dauginamąjį įvesties diapazonas kokiu nors kitu būdu.

 
taip ur sayin Dat niekaip i am supposed gauti pusę rektifikuotos banga net be to triukšmo ir taip i gali turėti problemų užtikrinant dviejų signalų į demodulatora?

 
Jūs turite įvesti MultiSim failus ir / arba parodyti schemos.

 
Thanks a lot už bendradarbiavimą tiek, kiek ....I really appreciate it ....i bus pridėti ir multisim failus ir be triukšmo ji ...prašome chek išėjimo iš demodulatora abiem atvejais ....susisiekite su mumis ir atsiliepimus ...ir vėl ir labai vertiname pagalbą

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 
Per trumpą, ir be triukšmo operacijos yra klaidingas, taip pat sukelti multiplikatoriaus yra visiškai perkrautas.Be to, grandinės nėra DC bloko (Highpass) ir signalo kelią.Per triukšmo pridėtinės grandyną, signalo įvesties atrodo daugiausiai DC,
o stačiakampės bangos signalo išėjimas, matyt, taip pat perkrautos dėl daugiklio -

Be perkrovos, kvadratinės bangos komponentas būtų pašalintas į demodulatora po filtro, todėl nėra absoliučiai reikalinga turėti DC nemokamai signalo metu demodulatora, tačiau patartina, kad geresni ir mažiau resisual signalų išėjimas.

Aš taip pat nesupranta šio žingsniu filtrai tiek daugiklį sąnaudų.

Užuot projektavimo komplekso modeliavimas grandynai, rekomenduojame naudoti paprastą principial grandinėms,
visų pirma, kad būtų aišku, apie DC ir signalo lygius.Analog elgesio modelių idealas reiškėjų arba jungikliai gali būti naudojami šiuo projektavimo.

 
thank u very much už anksčiau atsakymą

Man keista, kad nė triukšmo grandinės sumažinti sąnaudų vertės, demodulatora ..n todėl nėra perkrautas dabar jau ... nors aš supainioti apie tai ir reiškė, apie grandinės missin aukšto Pereiti signalo kelią

su triukšmo grandinė ...i pašalinote dc komponento naudojant kondensatorių keliauja ...bet rezultatų esu gettin dabar yra dar labiau sugadinti kaip iki ...beveik gaminančių tos pačios triukšmo signalo Dat I am puttin kaip įvesties

i naudojo žingsniu filtrai pašalinti bet pagrindinis fonas triukšmo (dėl praktinių tikslas), bet ir pašalinti jį iš modeliavimo dabar ....ir pridėti 2 nauji schemos dabar .... I WÜD labai dėkingi, jei ir helpd mane ...ačiū
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 
Aš neturiu laiko dabar apžiūrėti naują grandinę, tačiau spėju, aš žinau, rezultatas vistiek.Šalinama DC komponentas su kondensatorius yra tik dar vienas žodis aukšto praeiti.Todėl, kad vienas žingsnis pirmyn.Be triukšmo pridūrė, jūs turėtumėte pamatyti visą bangų rektifikuotos sine be išpjova.Tikiuosi, kad jis gerai mažinant lygį.
at the output.

Su dideliu triukšmu sumos pridedama jums esmės
žr. triukšmo
produkcijos.Tai normalios eksploatacijos.Man atrodo, kad jūs dar manote, kad gerai apie sinchroninio demodulatora veikimo principas.Viewn supaprastintas, jis tiesiog perkelia signalą visame nuoroda dažnis nulio dažnių sričiai, tačiau ji dar nėra filtro bet komponentai.Taigi SNR nepasikeitė.Tikslas sinchroninio demodulatora atskleidžia su mažu Filtras prie išėjimo.Pavyzdžiui, galite taikyti 0,1 Hz žemas Filtras, kad minimas sąnaudų, visų dažnių komponentai, išskyrus mažas juosta aplink nuoroda frequeny, sustabdomi.Nustačius signalą, atrodo dabar kaip DC vertę.Dėl triukšmo galios yra proporcingas pralaidumą,
negalite pašalinti triukšmas su mažomis praeiti, bet ją sumažinti gerokai.

Kaip minėta anksčiau, taip pat nuoroda dažnumas nelyginę harmoniką perduoti demodulatora ir detoriate į SNR, todėl jūs galite norėti filtruoti juos prieš jam patenkant į demodulatora.Iš esmės, sine nuoroda signalas taip pat sustabdo jų, bet dėl įvairių priežasčių, veiklos blogiau vistiek.

Tai, kad per trumpą, ir SyncDemod veikimo principas.Pagalvokite apie tai, perskaityti literatūros ir įvertinti jį pvz grandinė.

 
Thank you so much for atsakymą anksčiau vakar ...todėl manau, gimęs Askin man naudoti pagrindinio sinchroninio demodulatora grandinės dėl eksperimento ....ir parodė man schema anksčiau ....visa tai turi gebėjimą dauginant sine wave ir stačiakampės bangos signalo?ir IC, kad ir naudojamas (CD 4053) yra mux / demux vienetą, jei ne klysta ....Ar man reikia naudoti, kad wel?ačiū

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />
 
Į parodyta sinchroninio demodulatora (esmės / -1 Switchable vairo) yra gera alternatyva analogas daugiklis, jei jums nereikia sine nuoroda signalą.Žinoma, galima naudoti įvairius analoginiai jungikliai su aukštesnės įtampos diapazonas, jei reikšmingas.Palyginti su daugiklis, paprastas grandinė yra aukščiausios tiesiškumo ir dinaminį diapazoną.

 
iš esmės mano stačiakampės bangos signalo yra refernce signalas ...tai gimęs grandinės ir pamatyti vieną įvesties branchin į Opamp ....i am a bit supainioti apie tai ...Cud ir padėti plz ....arba, kitaip tariant ...WÜD ir pateikti savo signalų šioje grandinėje?

 
Kvadratas banga yra paduodama į analoginis jungiklis, su tinkamu logikos lygis.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top