[Problema] Neteisinga Laikrodis Tinklai SCAN įterpimas, prašome padėti!

[wjccentury]

Kai aš įterpti nuskaitymo grandinės modulis (nėra didelis, tik 8 grandinės). Radau daug nuskaitymo šlepetės trūksta grandinėje. Nuskaityti patikrinimo ataskaitą, sako: "Shift" laikrodis pin CK ląstelių × × _reg nelegaliai įkrautų (TESTAS-186) Mano bandymas laikrodis TCLK, tik vienas. Trūksta nuskaitymo šlepetės visi clocked vartų laikrodis clock_gating_cell. TCLK ------> kombinacyjnych clock_gating_cell ------> nuskaitymo flip-flip Synopsys parduodami sako "DfT compilier palaiko kombinacyjnych laikrodis strobavimo metu lygiagrečiai surinkimo ciklo" Mano nuskaityti konfigūracijos: full_scan, multiplexed_flip_flop, mix_clocks, internal_clocks (klaidinga), pakeisti (Turės), išjungti (tiesa), add_lockup (klaidinga) Kas gali man pasakyti, kodėl? Labai ačiū!

 

[sameer_dlh25]

Hi wjccentury, aš nežinote, bet atrodo jums laikrodis fanin kūgio, kai signalas yra išvaryta iš eilės elementas. Kokios įtakos kontroliuoti jūsų laikrodis tinklo. Jums reikia paleisti komandą check_test ir atidžiai įspėjimo ir klaidų pranešimai. Manuelis sako, tokiu atveju jums bus gauti bandymų-281 Message. Taigi su check_tets rasti visus tokius pranešimus ir bandyti pašalinti šiuos įspėjimus. Aš tikiuosi, kad tai padės: D

 

[dft_guy]

Dauguma laikrodis strobavimo ląstelių skenavimo režimo įvedimo, kuris bus apeiti eilės ląstelių elementų, laikrodis visiškai kontroliuojama iš pirminės I / O prietaiso. Ar jums nedėkite, kad iki? Jonas [url = www.dftdigest.com] DfT Digest "[/url]