Problema kai kuriant Mac blokas

[jbs87]

Aš stengiuosi įgyvendinti Mac blokas Verilog dėl Xilinx Coolrunner 2 CPLD.Naudoti 2 jungikliai tarybos przełączać tarp 4 rinkiniai įėjimai.

modulis LCD (bcd LED, ssegsel, LT, aišku, clear_value, CLK, out, out1, a1);
įvedimo [3:0] bcd;
išvesties [1:7] LED;
išvesties [3:0] ssegsel;
reg [1:7] LED;
viela [3:0] ssegsel;
įvesties a1, LT, aišku, clear_value, CLK;
išėjimas iš, out1;

reg [31:0] out, out1;
viela [15:0] a, b, clear_value;
viela [1:0] a1;

if (a1 == 2'b00)
pradėti
Atsijungti <= out 16'b0000000000000001 * 16'b0000000000000001;
priskirti lemputės = 7'b1001111;
pabaiga

Problema Man yra ta, kad aš, atrodo, negalime įtraukti produktą į iš įdėti sąvoka.out = a * b yra gerai, out = a yra gerai, bet kai mėginu įrašyti out = out a * b, jis sintezuoja bet simuliatorius rodo, kad produkcijos vertė negali būti nustatyta.Aš taip pat bandė daryti sumos ir produkto atskiras terminas, tačiau neveikia

Bet kuri pagalba bus vertinama

 

[dcreddy1980]

Jūs neturite inicijuoti "out".jei tai yra elgesio modelis mus pradinį pareiškimą arba naudoti iš naujo signalo inicijuoti "out".Tai turėtų išspręsti problemą