Problema dėl nuorodų į Verilog

[haneet]

Hi Guyz,
Aš susiduria su problema, kai aš rengti verilog failu

Čia If u see minėjau $ stebėti.

kai atlieka komandą
$ monitorius ( "time =% t, PADI_bus_rst =% b", $ time, chip.PADI_bus_rst);
tada jis sako:
Kuriant dizainą hierarchija:
ncelab: * W MISSYST: Neatpažintas sistemos užduotis ar funkcija (neatitiko įmontuota ar vartotojo apibrėžti pavadinimai) [2.7.4 (IEEE STD 1364-2001)].
Jei klausimas buvo apibrėžtas bendrai Object Library, problema galėtų būti:
libvpi.so: cannot open bendras objekto failą: Nėra tokio failo arba katalogo ar failo negalioja ELFCLASS32 bibliotekoje.
libpli.so: cannot open bendras objekto failą: Nėra tokio failo arba katalogo ar failo negalioja ELFCLASS32 biblioteka ..

$ monitorius ( "time =% t, PADI_bus_rst =% b", $ time, chip.PADI_bus_rst);
|
ncelab: * E CUVHNF (. / Top / tb.v, 327 | 5

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Vėsus" border="0" />

: Hierarchinis vardą komponento paieškos nesugebėjo ne 'Chip'.

ir kai aš tai daryti, tada jokių problemų:

$ monitorius ( "time =% t, PADI_bus_rst =% b", $ time, PADI_bus_rst);

Aš net patikrinti su hierarchija kelias, jei aš davė somethng neteisinga.bet kad taip nėra šiuo atveju.Kelias yra teisingas.

any1 gali man padėti?

HANEET

 

[haneet]

išspręsti jį Guyz!

buvo daryti su nuoroda ...
Aš prejudicinį dizainas viršų modulis su itz modulio pavadinimas vietoj itz pavyzdžiui, pavadinimą.

haneet