problema apie AHB

[phoenixfeng]

kai AHB vergas neveikia su kai nežinoma priežastis, ir atsakymas yra Z, kaip veikia AHB meistras daryti?
ir kaip ilgai?

 

[phoenixfeng]

kiekvienas, kuris žino, ji padeda man prašom

 

[eeeraghu]

Kapitonas galėjo būti suprojektuota taip, kad kai slave's resp tik 00/01/10/11 (gerai / klaida), tada iš anksto į kitą sandorį / Bendravimas pakeisti, o ne zz / zz / zz / ZZ, kad jis būtų default pereiti į kitas pareiškimą meistras ir vairuoti pagal tą staement kuris yra parašyta (verilog / VHDL) kalba.taip ultimatley būtų palaukti ciklas (else), todėl ji turėtų palaukti.

 

[phoenixfeng]

Hi eeeraghu
resp 00/01/10/11 yra visos bylos, todėl kai resp yra ZZ, kodą galima ką daryti?kai systhesis, numatytasis pareiškimas bus pašalintas

 

[deva_eda]

Ir "ZZ", įvykusios dėl nežinomų priežasčių gali atsitikti tik tuo atveju, modeliavimas.Sintezės įrankis ZZ yra traktuojama kaip "00".Jei yra paminėta, gali būti traktuojamas kaip valstybės narės, kurioje atsidūrė aklavietėje priemonių turi būti imtasi siekiant išeiti iš šios būklės.Pavyzdžiui, pagal numatytąją būseną.

BTW sintezė priemonė nepašalina numatytoji būsena.

 

[eeeraghu]

Kaip atvykti į synth jis bus pašalintas numatytoji būsena?

jei tarkime magistro logika yra tokia

if (resp == 00)
xxx
else if (resp == 01)
yyy
kitas
zzz

Dabar vergas diskai ZZ resp, ZZZ STMT yra asumed dešinę!

ir deva_eda davė gerų explaination aukščiau apie ZZ!ačiū

 

[wangkl]

Paprasčiausias būdas yra tai, kad AHB meistras gali visiškai ignoruoti hresp klaidą vergas.
AHB meistras galėtų pereiti į kitą perėjimą, kai hready teigiama.