kaip programinę įrangą, naudoti aparatūros aprašymo kalbą (verilog, VHDL) už descripte jūsų design.and po kompiliavimo, sintezės į bazinį lygį (vartai lygis: tranzistorius).Paieška Forumas daugiau informacijos
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
