prie wadaye (apie ASIC design)

[fpga123]

pls duoti kai atsakymas!

Dabar aš dalyvauti vienoje PRJ apie PCI IP Desgin.
Aš baigiau FPGA patikrinimas.
Aš esu susipažinęs su FPGA dizainas srautas.
bet einu pradėti ASIC Desgin srautas vėliau.
todėl aš noriu, kad tu man detaliai Desgin srautas.

Aš perskaičiau knygą advaned lustas sintezė,
ir žinau pirmą sintezė (DC) -> tada DFT (įrašyti SCAN) (DC) -> tada STA (pt)
-> tada ATPG (Tmax) -> Oficialus patikrinimas (LEC)

Tai tik priekinės dalies.

Gal dizainas srautas yra klaidinga, Pls tell me.thx visiems.
Kur galėčiau rasti apie ją tut.

 

[wadaye]

Hi fpga123:

Daugiausiai srautas yra dešinėje, o mes dažnai ATPG po išdėstymą, nes

išdėstymo vaikinai dažnai pertvarkyti scan grandinėje.

Ir manau Vendor's (TSMC / UMC) informacijos srautai yra geras atskaitos

tu.

 

[Archer]

Tai tiesiog priklauso nuo dizaino srautą savo dizaino namas.Cot (Klientų Priklauso Tools), ASIC ir tt

 

[fpga123]

thx.

bet kur galėčiau gauti ką pasakyti apie?
Manau galėtų padaryti sintezę su DC pirma.
Bet kas yra apibendrintas tikslas, max dažnis min laiko ar ploto?

Apie FPGA Man reikia dizaino, kad tilptų prietaisas tinkamas dažnumas ir laikomasi tinkamos apribojimų.
bet ASIC, kas man gali gauti?

Gal tai yra labai sunku, kad aš naudoju FPGA design srautas mokytis ASIC design flow.
Noriu gauti kai kuriuos iš diskusijos atsakymą.

 

[wadaye]

Hi fpga123:

Čia galite rasti informacijos srautas TSMC šiame forume.

Laiką / plotą reikalauti iš jūsų Chip's spec.Manau, kad jums reikia

turi savo projektavimo spec.

 

[Arthurzss]

Nėra modeliavimas?
paštu maketo modeliavimas yra labai svarbus.

 

[fpga123]

Taip.Aš žinau, ką jūs sakėte.

Thanks you very much.

beje, manau, kad nuotrauka yra labai funny.maybe
jis tavo dievaitis.