Pradėti sintezės modeliavimas

[gck]

Pls tell me how to do post sintezės modeliavimas naudojant. EDN failą

Thanks in advance

 

[keano]

EDN failas yra naudojamas vieta ir būdas.

Jei norite rašyti sintezės modeliavimas, turite sukonfigūruoti savo sintezatorių išvesties VHDL arba verilog failą, kurį galite naudoti tiesiai į savo testbench.