poveikį muito ciklą laikrodžio galios nuostolius

[a_shirwaikar]

Sveiki, norėjau sužinoti, ar pareiga ciklą laikrodžio signalas tiesiogiai susijęs su sklaidos galios? ciklas būtų apibrėžti vidutinės įtampos per vieną parą laikotarpį, todėl energijos nuostoliai atsiranda dėl laikrodžio sklaidos galios priklausys nuo to paties, ar ne? Any help būtų labai dėkingi. Ačiū!

 

[Georgy]

Su priklausomybė nuo situacijos gali būti, ar ne. Kas yra schemos jūsų prašymą?

 

[leo_o2]

Dėl gryno logikos, jos įtaka turi būti mažos, jei ciklas nėra artimas 0 arba 100%.

 

[Teddy]

Tegul mano CMOS procesą. Jei pašarų 50% darbo ciklą laikrodžio keitiklio, kas yra vidutinis srovę per keitiklį gauna iš maitinimo? Tada pakeisti ciklas 90% ir 10% pamatysite skirtumą miniskule. Taip yra todėl, CMOS tai nepriklauso nuo įtampos lygį, bet ir perėjimų. Jei turite 0% arba 100% dutycycle tą patį keitiklį turės IDD = 0. Bet kai jūs pakeičiate perjungimo dažnis IDD keisis taip pat. Taip, jei VDD bus pereiti nuo 1V iki 5V IDD keisis taip pat. Priežastis yra ta, kad elektros energijos suvartojimas CMOS inverterių yra daugiausia tarp srovės tarp VDD ir GND (I nepriežiūros apmokestinimo vartų ir tt)

 

[a_shirwaikar]

tai tiesa .. bet ką apie paprastą sklaidos galios nuo laikrodžio signalas dėl perdavimo vielos varža / varža? kaip šiluma ar kitų veiksnių? yra tai, kad tikrai menkas? ir wouldnt, kurie priklauso nuo vidutiniškai laikrodis įtampa per vieną laikotarpį? Aš nepamirštant CMOS inverterių mano mintys čia ir tik sutelkiant dėmesį į dauginamosios laikrodis signalą per riboto fizinio pasipriešinimo vielos ..

 

[leo_o2]

Analizė minėtų neprisiima įrenginyje nuotėkio tai tiesa senų procesą. Tačiau, giliai sub-mikro procesą, nuotėkio vis didesni ir didesni. Jei nuotėkio yra laikoma, ciklas gali paveikti energijos suvartojimą. Ir vielos varža taip pat prisidės daugiau energijos.

 

[Georgy]

ir vielos varža taip pat prisidės daugiau energijos.

Jei ilgio vielos yra didelis. Aktyvus pasipriešinimas yra labai maža, reaktyviosios varžos nėra energijos suvartojimą.

 

[Teddy]

Apkrovos poveikį ar nuotėkio nėra nedidelė - aš tiesiog supaprastintas. Bet tuo pačiu metu - nuotėkio yra reikšmingas, jeigu jūs einate pagal 65nm (abejoju žmonių čia nieko panašaus), talpinės apkrovos - ką ji daro? lėtina kraštus, nes išėjimo FETs turi imti apkrovą. Taigi, net jei aš labai supaprastinta ji vis dar turi. Manau, kad tai yra gera knyga: focus.ti.com/lit/an/scaa035b/scaa035b.pdf

 

[a_shirwaikar]

dėka Teddy .. turėti U Got, bet daugiau nuorodų į geros dokumentus dėl energijos suvartojimą CMOS SSD ir metodus, siekiant sumažinti tą patį?

 

[grvkpr18]

Tai priklauso nuo to, ar jūsų dizaino lygio sukėlė arba EDGE sukėlė

 

[RCinFLA]

CMOS vartai, vidutinis disko srovė yra C * V * F, kur C yra įėjimo varža, V maitinimo įtampai, ir F laikrodžio dažnis. Tai yra tas pats bet ciklas ir srovės impulsus atsirasti perėjimus. Tai duoda bendra galia kaip CFV ^ 2, nepamirštant nutekėjimo. Nuotėkio tampa rimta problema giliai submicron procesus. Jis prasideda taptų tikra klausimą 90 nm ir mažesnio geometrija. Daugelis submicro SSD turi kelis vartai oksido storis kontroliuoti vartų slenkstį. Žemutinė riba derlius greičiau prietaisus, bet didesnės nuotėkio. Aukštesnę ribą, derlius mažesnis nuotėkio bet lėčiau įrenginiai. Storesnis oksidas taip pat būtina aukštesnės įtampos I / O-aisiais. Dėl sudėtingų IC laikrodis medis gali būti signficant padidinimas į bendrą lustas energijos suvartojimą. Filialas laikrodis strobavimo dirba uždaryti laikrodis neaktyvus funkcinių blokų IC taupyti energiją.