poslinkio registrą

V

voho

Guest
Hi all,

Norėčiau padaryti VHDL ŕ registre keičiamas taip:

serijos ir parallèle įvesties ir serijos ir parallèle produkcija.

Thank's iš anksto apie

 
gal ...

Kodas

- 4-bit Atsisiųstus serijos-ir serijos-out registre keičiamas

- CLK: į STD_LOGIC;

- DIN: į STD_LOGIC;

- Krovinio: į STD_LOGIC;

- LOAD_DATA: in STD_LOGIC_VECTOR (3 downto 0);

- DOUT: iš STD_LOGIC;--** Įterpimas tarp "architektūros taip" ir

--- "pradėti" žodžiai **

signalas REG: STD_LOGIC_VECTOR (3 downto 0);--** Įterpti po žodžių "pradėti" Raktažodis **

procesas (CLK)

pradėti

jei CLK'event ir CLK = '1 'tada

jei (apkrova = '1 ') then

Reg <= LOAD_DATA;

kitas

Reg <= REG (2 downto 0) & DIN;

end if;

end if;

DOUT <= REG (3);

galutinio proceso;
 

Welcome to EDABoard.com

Sponsor

Back
Top