Plz kas nors Finansinių dėl neįvykdytų šią problemą

[Mkanimozhi]

Labas,
į žemiau nurodytą programą gaunu klaida šioje srityje
ts1 (k) = redu_mem (k), ar tai yra čekis sąlyga,
Čia ts1 yra 8 bitų vektoriaus ir
rdu_mem yra atminties atstovaujančių signalasGaunu tai kaip mano klaida= Negali turėti tokių operandai šiame kontekste.Mano programosprocesas (CLK, RST, ts1, main_mem, k)
pradėti
if (RST = '0 '), tada
status1 <= (Kita => '0 ');
elsif (CLK = '1 'ir clk'event), tada
ir K 0-7 linijos
if (main_mem (k) = "00000000" ir ts1 (k) = redu_mem (k) ir ts1 (k) = '0 '), tada
status1 (k) <= '1 ';
--
elsif (main_mem (k) / = "00000000" ir ts1 (k) = redu_mem (k) ir ts1 (k) = '1 '), tada --//|| T1 ==' b1) / * & & memory1 [i ]! == 8'b0) * /
status1 (k) <= '0 ';
end if;
end loop;
end if;
galutinio proceso;

kanimozhi

 

[ring0]

Ar galite rašyti pareiškimus savo signalai?

 

[Radix]

Kaip ring0 minėta, signalo deklaracijos būtų malonu, bet aš norėjau atkreipti dėmesį į kažką kita.

Tokiomis sąlygomis jūs turite patikrinti taip:

ts1 (k) = redu_mem (k) ir ts1 (k) = '0 '

ir

ts1 (k) = redu_mem (k) ir ts1 (k) = '1 '

Abiem atvejais ts1 (k) = redu_mem (k) patikrinimas nėra būtinas, nes sąlyga yra teisinga tik tada, kai ts1 (k) = "0" arba "1".

Radix

 

[Mkanimozhi]

Labas,

Čia ts1 (k) = redu_mem (k)

signalas ts1: std_logic_vector (7 downto 0);

tipo redu_memory yra masyvas (nuo 0 iki 7) std_logic_vector (7 downto 0);

signalas redu_mem: redu_memory;

U dabar gali suprasti, kad ts1 yra duomenų vektoriaus ir redu_mem yra signalas naudotis redu_memory, dabar pasakykite tirpalas.

kanimozhi.M

 

[Radix]

Negaliu tiksliai pasakyti, ką jūs bandote daryti, bet atrodo, kad problema gali būti, kad Jūs lyginate ts1 (k), kuris yra vienas std_logic bit redu_mem (k), kuris bus std_logic_vector (7 downto 0) .

Gal tai, ką nori padaryti, tai patikrinti ts1 = redu_mem (k) ne ts1 (k) = redu_mem (k)?

Radix