PLL (VHDL)

[allouche]

Sveiki, Ar kas nors žino kur galima gauti PLL Core (VHDL), dažnio daugiklio taikymas? Ačiū: D Moise [/b]

 

[maksya]

[Quote = allouche] Sveiki, Ar kas nors žino, kur galiu gauti PLL Core (VHDL), dažnio daugiklio taikymas? Ačiū: D Moise [/b] [/quote] PLL visada įgyvendinamos sunkiai branduolių FPGA / ASIC?. Nėra būtina apibūdinti jį VHDL naudoti savo dizainą ir, galite confige lustas PLLs su EGA įrankiai. Arba tiesiog norite turėti atlikti sistemų modeliavimo PLL modelis?

 

[mm6349]

Galite sužinoti apie skaitmeninio etape užrakinta kilpa (ADPLL) http://www-unix.ecs.umass.edu/ ~ djasinsk / adpll.html mm / /