PLL & FPGA dizainas

[zarizi]

kaip mes galime dizainas PLL į FPGA.Nuo ko pradėti?kokie samprotavimai, kad mums reikia?ir tt
tikiuosi, kas nors gali mesti šiek tiek šviesos į jį.

 

[Waterloo]

Kaip tai būtų įmanoma, PLL analogas darbuotojai, naudoti skaitmenines logikos neturi būdas prasme, kad.Yra keletas PLL jau viduje FPGA takto kuriančio jei galėtumėte jomis pasinaudoti.

 

[arunragavan]

kaip Apytiksliai yra ADPLL - visi skaitmeniniai faze linijos?jos kool ..ir gali taip, kad ..

i turi nusiųsti dokumentą ..tai gali padėti u..pažvelgti į jį ..

jei jo mažiau naudinga plz parašyk komentarą ..i, ištrinti

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />dėl
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 

[zarizi]

Aš išgyveno keletą knygų trumpai ir nustatė, kad yra klasikinė skaitmeninio PLL dizaino, kuris yra 100% skaitmeniniai, ir kad tipo PLL gali būti įmanoma derinti abu analoginių ir skaitmeninių signalų (mišrios signalai).

ADPLL taip pat yra viena gera technika, bet mano planas yra mišrią signalus.

Thanks for the document arunragavan.

 

[arunragavan]

u have bandę Uždelsti LL ..Umm Manau tai gali išspręsti ur problema ....jeigu ir reikia etails Abt DLL atlikite pranešimą man ..

 

[zarizi]

yra DLL yra ADLL tipo?
Kokių privalumų / trūkumų DLL, palyginti su ne ADPLL?

 

[zarizi]

Waterloo rašė:

Yra keletas PLL jau viduje FPGA takto kuriančio jei galėtumėte jomis pasinaudoti.

 

[arunragavan]

kas naudoti gimęs dizaino ..wot yra galutinio vartojimo ..n prasme Siekiant įgyvendinti?kaip etapas išieškojimo CKT ..?atžvilgiu,

 

[zarizi]

I'm planuoja sukurti FPGA pagrindu ADPLL FM sintezatorių grandinę.

 

[Danielye]

rekomenduoti knygos,
Geriausios Roland E "faze ciklo teorija, kūrimas ir taikymas"

Yra visos skyriuje aptarti ADPLL

 

[zarizi]

i knyga.Ar bet kokia kita knyga rekomenduoti?

 

[ykkjsi]

Ar galiu naudoti adpll už NTSC vaizdo CVBS subcarrier etapas blokavimo?

 

[elektrin]

mes galime sukurti PLL makro nuo FPGA programinės įrangos platformą,

tada instantiate PLL mūsų kodas.PLL naudojami pagerinti IO laiką ir

kurti įvairių dažnių iš vienos atskaitos laikrodžio sąnaudos.

nuoširdžiausi linkėjimai

zarizi rašė:

kaip mes galime dizainas PLL į FPGA.
Nuo ko pradėti?
kokie samprotavimai, kad mums reikia?
ir tttikiuosi, kas nors gali mesti šiek tiek šviesos į jį.

 

[youmoros]

padarė nors gavo VHDL aprašas apie tai ADPLL?
Ačiū iš anksto.