PLL dizainas ir modeliavimas

C

Cretu

Guest
Hi all,

I would really appreciate jei žmogus gali duoti man bet užuominų apie tai, kaip pradėti projektavimo / simuliuoti PLL (VCO pagrindu)

ačiū

Dan

 
Galite pažvelgti į:

http://www.national.com/appinfo/wireless/files/Deansbook3.pdf

PLL pagrindinio princeples descrabed,
MathCAD programomis provaded.

 
I say go skaityti knygas!gražus šaltinis plūduriuojančius aplink čia yra "etapas šliuzo metodai", kuris yra labai įdomu, jei tik nori padaryti matematikos ir labai bijoti eiti dizainas grandynai!

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />i bus nuskaityti nuo gerų medžiagą, bet ji gali būti, kad atėjo laikas sukurti savo ee biblioteką.kartu su paul pilka skyriuje apie klasikinį 560 PLL, Jan & martin I think, ir razavi prisidedama sunkiųjų skyrius PLL.

It's fun stuff - pabandyti dirbti šiame skyriuje apie 560, tuomet galite eiti ieškoti Phillips 56x serijos duomenų, kurie visi yra grubus schema.Pavyzdžiui, NE564, 6 psl.http://www.semiconductors.philips.com/acrobat/datasheets/NE564.pdf

išmokti keletą gudrybės nuo philips lapeliai, ir aš manau, kad žinote pakankamai apie PLL blokai apsvarstyti plėsti savo dizainą.belaidžio PLL
yra žinoma pora daugiau skyriuose vėliau ..

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />ką jūs darote - esate studentas?
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 
vieną pastabą - kad lustas analizė prasideda puslapis 735.ir davė jums generatorius analizė per nes keistam jei ne pastatyti VCO's prieš ..Taip pat, 560 schematinis dėl p736/737 dubliavimąsi truputį pagal "įvedimas" į PD.ir padarė tai, kad jūs tikrai nėra dingusių nieko, nes mano blogas nuskaitymas ..HaHahey Cretu, kai jūs nulaužė 560, pradėti derinti 564 blokus iš Philips duomenų.philips app pažymi suteikti 564 analizė http://www.semiconductors.philips.com/acrobat/applicationnotes/AN179.pdf

EB stalo ir 564 duomenų sako 45-60mA, todėl gali tikėtis per filialus rasti grubus sąmatos ukos lygio, palyginti su mūsų senas draugas 560 ...

eiti į priekį ir pspice šių naudojant 3904 ir 3906, ir jums bus tik pakeisti rezistorių atitiktų įstrižinės lygmenis su 56x.

kitą,
nedvejodami statyti blokų su 3904
ir 3906 dėl breadboards.naudoti naują rezistorius vertes rasti prieskonių, bet nereikia tikėtis, kad ji būtų kaip "puikus", kaip prieskonių!(atitikimas yra blogai discretes ..)
Jūs galite vertus atitikti diff poros tranzistoriai gauti good grandinės (atrodo labai ne 12v, bad at 5.0V) ..bet tai gerai, tai veikia.

iš čia, perėjimas į ic dizainas yra paprastas - atitikimas bus tokia gera, integrinis grandynas bus atrodo beveik tobula, kai pagaliau ją gauti.

Johns & martin knyga darbe, taip ir bus nuskaityti jų info kitą savaitę.anything else?

 
kas nors gali pasakyti, kaip greitai ne lc talpykla rūšies VCO
gali veikti

 
180MHz ir Jitter yra maždaug 0.7ns esant 3.3V maitinimo.
Bazės 0.25um proceso ...

Linkėjimai,

 
ačiū už jūsų atsakymus.Aš perskaičiau keletą straipsnių, ir mes tiesiog pradėti skaityti ką jūs man.Jei kas nors turi failus, udostępniam keletas.Aš turiu kitą klausimą:
ar yra koks nors svetainę, kad gali leisti man atsisiųsti knygų?

Thnaks

 
galite apsilankytiwww.circuitsage.com
ir rasite daug straipsnių apie PLL
ir dizainas VCO

 
khouly rašė:

galite apsilankytiwww.circuitsage.com

ir rasite daug straipsnių apie PLL

ir dizainas VCO
 
Kad PLL deanbook nuo National Semiconductor yra ne versija spausdinimui.Galite gauti spausdinimui versija electroda ebook skyriuje.

Arba atsisiųskite originalų failą iš šalies puslaidininkiai ir naudoti bet kokį pdf slaptažodį nuėmiklių programa pašalinti slaptažodį.

Dėl PLL projektavimas ir imitavimas, galite atsisiųsti projektavimo programos Analog Device svetainėje.AD yra pora daugiau atnaujintą PLL dizainas app pastabas.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top