PLI

[Joyee]

Dabar norėčiau parašyti C testbench, tačiau, mano dizainas kurią sudaro Verilog.Taigi, kas žino, kaip sujungti juos į treniruoklius?Ar reikia PLI?Be to, kas galėtumėte paaiškinti PLI detales?

Thanks in advance!

 

[alledauser]

Kiek aš žinau, reikia rašyti savo testbench į verilog.Tačiau, jūs galite kodas modelius, C, ir susieti juos su savo treniruokliu naudojant PLI.PLI apibrėžta I * EE verilog STD.Jūs taip pat galite rasti daug išteklių internete ir kodavimo pavyzdžiai.Išbandykite Paprasta paieška.
linkėjimai

 

[Joyee]

Taip, aš žinau.Ar bandysite FPGA privalumas?Aš tik noriu rašyti į C. testeriai ir aš prijungti testerį ir UUT (vienetas pagal bandymo).Visuma, turėtų būti vadinama bandymo stendo, tiesa?Todėl, manau, kad jūsų būdas yra teisus.

Ačiū!

 

[CatKing]

Patikrinkite M0d * lSim dokumentus, jums rasti PLI nuorodos aikštelė