PLD Vidaus jungtys

Z

ZainZeus

Guest
labas
Im naujas šiame forume, todėl Hello everyone nepriklausomai, anyways tiesiai į savo klausimą

I'm moreless naujo VHDL programavimo ir aš šį kodą
Kodas:biblioteka IEEE;

naudoti ieee.std_logic_1164.all;subjektas maquina_contador yra

uostų (

CLK, RST: į std_logic;

SEZ: į std_logic_vector (1 downto 0);

OP: iš std_logic_vector (1 downto 0)

);

Atributas PART_NAME SU maquina_contador: organizacija "PALC22V10D";

Atributas PIN_NUMBERS SU maquina_contador: organizacija

"CLK: 1" &

"RST: 2" &

"žemės drebėjimas (0): 3" &

"žemės drebėjimas (1): 4" &

"op" (0): 22 "&

"op" (1): 21 ";

pabaigos maquina_contador;Architektūra maquina_contador iš maquina_contador yra

tipo Estados yra (S0, S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12);

signalo edo_presente, edo_futuro: Estados;

pradėti

procesas (SEZ, edo_presente)

pradėti

atveju edo_presente yra

kai S0 => op "<=" 00 ";

if (SSE = "00"), tada

edo_futuro <= s1;

elsif (SEZ = "01"), tada

edo_futuro <= s2;

elsif (SEZ = "10"), tada

edo_futuro <= s4;

kitas

edo_futuro <= s3;

end if;

jei s1 => op "<=" 00 ";

if (SSE = "10"), tada

edo_futuro <= S9;

elsif (SEZ = "01"), tada

edo_futuro <= S5;

kitas

edo_futuro <= s1;

end if;

kai s2 => op "<=" 00 ";

if (SSE = "00"), tada

edo_futuro <= S10;

elsif (SEZ = "11"), tada

edo_futuro <= P6;

kitas

edo_futuro <= s2;

end if;

kai s3 => op "<=" 00 ";

if (SSE = "01"), tada

edo_futuro <= S11;

elsif (SEZ = "10"), tada

edo_futuro <= S7;

kitas

edo_futuro <= s3;

end if;

kai s4 =>

if (SSE = "11"), tada

edo_futuro <= S12;

elsif (SEZ = "00"), tada

edo_futuro <= s8;

kitas

edo_futuro <= s4;

end if;

op "<=" 00 ";

kai S5 => op "<=" 11 ";

edo_futuro <= s2;

kai S6 => op "<=" 11 ";

edo_futuro <= s3;

kai S7 => op "<=" 11 ";

edo_futuro <= s4;

kai s8 => op "<=" 11 ";

edo_futuro <= s1;

kai P9 => op "<=" 10 ";

edo_futuro <= s4;

kai P10 => op "<=" 10 ";

edo_futuro <= s1;

kai S11 => op "<=" 10 ";

edo_futuro <= s2;

kai kiti => op "<=" 10 ";

edo_futuro <= s3;

pabaigos atveju;

galutinio proceso;procesas (CLK, GR)

pradėti

jei (GR ='1 '), tada

edo_presente <= S0;

elsif (Clk'event ir CLK ='1 '), tada

edo_presente <= edo_futuro;

end if;

galutinio proceso;

pabaigos maquina_contador;

 

Welcome to EDABoard.com

Sponsor

Back
Top