planas failą

[sishir]

Hi grupė ...

Gal kas nors praneškite man apie map failus?Jie naudojami builld "padaryti files", kad mes naudojame kaupti mūsų dizaino koduojamos VHDL.

Linkėjimai,
Sishir

 

[richardyue]

Nurodyti pridedamas dokumentas, kaip skaityti pranešimus Xilinx programinės įrangos.
Visi geriausi.

 

[sishir]

Hi Richard

Labai ačiū, kad radote laiko rašyti man atsakyti.map failas Minėjote apie sintezę.bet, vienas aš paprašė, atrodo, yra skirtingas.Čia yra pavyzdys žemėlapyje failas.Tikrinant šį vieną generuoja Xilinx viena S / W.atrodo, kad yra nesvarbus.

-------------------------------------------------- -----
# Enable svarstymo Sente tiekiamos STD, Synopsys ir IEEE bibliotekos.
Pasaulinė ENV
šaltinis $ ENV (POWERTHEATER_ROOT) / pthdl_src/stdlibs.87.map

struktūra darbą. / ww_work \
.. / .. / RTL \
-I (
addrcmp.vhd "K-93"
addrdec.vhd "K-93"
ao2a.vhd "K-93"
ao4a.vhd "K-93"
BD1DR.vhd "K-93"
clogic.vhd "K-93"
cntr_rtl_rd.vhd "K-93"
cntr_rtl_wr.vhd "K-93"
DDRVO.vhd "K-93"
destreg.vhd "K-93"
eo3a.vhd "K-93"
fifocontrol.vhd "K-93"
IBUFDR.vhd "K-93"
jtst.vhd "K-93"
lencntr.vhd "K-93"
lsimem_wrap.vhd "K-93"
nnd2a.vhd "K-93"
outbuf.vhd "K-93"
parchk.vhd "K-93"
pargen.vhd "K-93"
pci.vhd "K-93"
PREIOBTS.vhd "K-93"
rena.vhd "K-93"
reoa.vhd "K-93"
rr2p.vhd "K-93"
rxchan.vhd "K-93"
rxfsm.vhd "K-93"
sente_monitor_mti.vhd "K-93"
stats.vhd "K-93"
top.vhd "K-93"
txchan.vhd "K-93"
txfsm.vhd "K-93"
txrx_tst.vhd "K-93"
upi.vhd "K-93"
)

struktūra verilog. / ww_verilog \
/ system/pkg/modeltech/5.1b/sunos5/../vhdl_src/verilog \
-I (
vltypes.vhd "K-93e"
)

struktūra std_developerskit. / ww_std_developerskit \
/ system/pkg/modeltech/5.1b/sunos5/../vhdl_src/std_developerskit \
-i (
iopakp.vhd "K-93"
iopakb.vhd "K-93"
mempakp.vhd "K-93"
mempakb.vhd "K-93"
regpakp.vhd "K-93"
regpakb.vhd "K-93"
simflagp.vhd "K-93"
simflagb.vhd "K-93"
timingp.vhd "K-93"
timingb.vhd "K-93"
synthreg.vhd "K-93"
)
-------------------------------------