Parallel port pullups

V

vsmGuy

Guest
Labas

Ką manote apie išleidimą 10K pullups DUOMENŲ uosto ir 1K Pullups dėl statuso ir kontrolės uosto DB25 Parallel port jungtis?

Aš ketinu naudoti SPP režimu Parallel Port (išėjimo capibility ir duomenis, ir įprastos krypties kontrolės bei Statusas uostas).

Ar tai bus gerai?Ar turėčiau pakeisti rezistorius vertybes?

 
Jei naudojate seną kompiuterį, lygiagrečių duomenų linija bus kažkas panašaus TTL 374 skląsčiu su ≈ ≈ 2.5mA įsigijimo ir 20mA nuskendo pajėgumus; valdymo linijos įvesties bus TTL tipo 244 ir rezultatų TTL 05 OC (atviro kolektoriaus) su ≈ 4.7kΩ pullups ..
Be aukščiau atveju aš nematau jokios priežasties, kodėl turėtumėte pridėti pullups visais ..

Šiuolaikinių kompiuterių yra specializuotos mikroschemos, kurios gali būti perjungiamos vidaus pullups silpnas, todėl pridedant "true varžą" pullups gali turėti tam tikra prasme, bet jei jūs ketinate pridėti 10kΩ visas duomenų perdavimo linijų, galite padaryti tą patį kontrolės linijos ..

Gal tai gali mesti šiek tiek daugiau šviesos šia tema:
http://www.vk2zay.net/article.php/35

Jei ketinate "žaisti" su lygiagrečiai uoste smeigtukai visada yra gera idėja, kad apsaugotų juos ..
Paprasčiausias apsauga gali būti teikiama pastato Breakout dėžutė su 5.1V Stabilitronas tarp PIN ir GND ir ≈ 100-330Ω rezistoriaus eilės kiekvieną pin ..

Linkėjimai,
IanP

 
Aš ieškojau iš daugiau atsiranda tarp susijusių / Fall kartus signalus wrt pullups.

Aš sukūrė savo URMU-izoliuotos Breakout lenta.

 
Ar pridėti išorės pullups ant plokštės / plokštę su vidaus pullups būti bloga idėja?

 
Citata:

Iš Parallel Port produkcija yra paprastai TTL logikos lygį.
Įtampos lygis yra lengvai dalis.
Dabartinis galite kriauklė ir šaltinį skiriasi nuo uosto iki uosto.
Dauguma Parallel Ports įgyvendinama ASIC, galima kriauklė ir šaltinis apie 12mA.
Tačiau tai yra tik keli skaičiai paimti iš duomenų lapuose, kriauklė / Šaltinis 6mA, Šaltinis 12mA/Sink 20mA, kriauklė 16mA/Source 4mA, kriauklė / Šaltinis 12mA.
Kaip matote jie skiriasi nemažai.
Geriausia yra naudoti buferinio tirpalo, kad jau šiuo metu yra sudarytas iš lygiagrečiai uosto.
 
Aš nenorėdamas jokių prielaidų apie parallel port ..jie yra nuspėjamas kaip ....

Manau, pridedant 10k pullups duomenų ir 1k kontrolės ir statusas signalai būtų OK, jei aš buvo sujungti šių uostų, kad uc ..

Am I wrong?

 
Paimkite koncepcinis diagrama tipiškų pralallel uosto ieškoti ..žr. paveikslėlį žemiau ..
Nuo jos pobūdis nėra labai greitas uostas (atkreipkite dėmesį 2.2nF dangtelius ant visų duomenų eilutės) ir vidaus pullups visas kontrolės sąnaudas ..
Kaip tipiška produkcija yra panašus į TTL Totem Pole grandinės, jam nereikia jokių papildomų pullup ..
Taigi, jūs ne blogai, tačiau, pridėjus išorės pullups neturės daug įtakos bendradarbiavimo tarp lygiagrečiojo ir mikrovaldiklių ..

Linkėjimai,
IanP
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
Kai kuriais atvejais aš mačiau, kad statusas uostas gavo kai kurių problemų, todėl ne internaly traukti iki todėl geriau naudoti atsigriebti rezistorius

 
@ tareksamy: Gal galėtumėte paaiškinti savo ataskaitoje šiek tiek aiškiau?

 
jei uoste Pins jau pullups ir įrašote savo pullups turite lygiagrečiai pullups, sumažinti veiksmingo pasipriešinimo.Įsitikinkite, kad jūs visada buferis žetonų tinkamą didelės varžos loginio elemento, nes jūs niekada nežinote.pat logika lygiai Alway Iffy šiandien.Ar 5V?, 3.3V?Ji gauna paini.Dizainas tinkamai ir jūs būsite įspėti.

 
Taigi ji bus geresnė idėja nenaudoti pullups bet naudoti kaip buferis dėl uostų 74LS/HC244?

 
Jei naudojate 10K pullups jums turi būti gerai.Pport yra ASIC lustai šiais laikais, ir kuris žino, kas yra specifikacija.Jei jie buvo naudoti 4.7K pullups ir tu eisi su 4.7k, kad gali būti problema.10K neturėtų būti.Jų išleidimą į tinkamą įvedimo buferio turėtų rūpintis problema.Ir nepamirškite, HC logika vartai poreikis pullups nes jie CMOS Logic lygius.HCT yra TTL lygio.10K turėtų daryti apgauti.

 
galite naudoti IC buferis 74ls245: sukelti buferio.
Tai labai paprasta

 
Ar už pullups Gerai vertybes?Ar jie turi būti suderinami su bet lygiagrečiai uoste?

Ar aš PRALEISTI pullups ir tiesiogiai prisijungti buferius?

Kas būtų geriausiai pasiekti labiausiai suderinamumo sąsajos paralla lport į panašaus AT89C52 ar TIFF uc / AVR?
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
@ ultrabrains: Ar galite parodyti mums su projekto schema - atleast parallel port interface?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top