PAR įgyvendinimo

[efundas]

Aš įgyvendinti RSA į FPGA, už kurią reikalaujama 1024x1204 bitų daugiklis.apskaičiavimus metu RSA yra 1msec, todėl aš turiu padidinti aparatūros atlikti daugybos greičiau, bet aparatūros tampa toks didžiule jis netelpa į FPGA.Can anyone help me out.

Y = (E galia X) mod P
kur, E, X ir Y yra dydis 1024 bitai ir P yra dydis 192 bitai.

 

[Ace-X]

Mažiausiai galite sumažinti dydžio daugiklį iki 192x192, nes paprastą taisyklę: (A x B) mod C = ((a mod C) * (B mod C)) mod C.

Daugiau patarimų rasite skyriuje.14 Handbook of Applied cryptography:
http://www.cacr.math.uwaterloo.ca/hac/about/chap14.pdf

Ace-X.

 

[Rus]

Galite padalinti kompleksas blokas su FPGA mažoms blokai, kurie gali apskaičiuoti vertę daugiau ciklų

 

[Destri]

Esu naujas narys forume,
Kaip zaszyfrować failą duomenų bazės (paradoksas) naudoja RSA algoritmas ir ką bandymo scenarijaus, kad aš galiu padaryti.Anybody can help me? Prašome ..Parašytas po 2 minučių:Jei turite URL PAR.Tikiuosi, kad jums atsakyti į šį forum.thanx you very much