Pagrindinės klausimą Analog dizainas

[analog_prodigy]

Hi friends,

Prašome patikslinti savo abejonių

1.Paprastai projektuojant Analog blokų, mes renkamės L (ilgis) vertes 2-5 kartus minimalus ilgis.Kodėl?

, L didinimo, išėjimo varža didėja.Tai lemia didelis pelnas (GM * RO).Ar dėl šios priežasties?Arba kitas gamybos problema?2., Tačiau dėl skaitmeninio blokai, I pastebėtas naudojant mažiausias ilgis vietoj padauginta.Kaip mes galime naudoti minimalus ilgis skaitmeninių blokų, o naudojant 2-5 kartus L analoginius blokus?

Ačiū

 

[master_picengineer]

Labas,
1 - Coz mobilumas Elektronas NMOS yra tarp 2 ir 5 kartus didesnė nei į PVO skyles mobilumas.

2 Prašome patikslinti.

 

[demair]

1 - kaip jūsų atsakymo, tai padaryti Mėn lambda žemas
2.-skiriasi (W / L) MOS įtaisas, naudojami analoginio ir skaitmeninio kanalo showes įvairiose taikymo analoginių ir skaitmeninių kanalų

 

[gaom9]

Manau, tai yra sumažinti trumpųjų kanalas poveikis.Kaip min kanalas 0.18um, tada, jei mes pasirinkti kanalo ilgis kaip 2-3 kartus apie tai, trumpas kanalas poveikis bus nedidelis.
Taip pat yra padaryti grandinės rungtynes geriau, kai jis yra ilgas kanalu.

Nuoširdžiausi linkėjimai!

 

[drming]

Čia galite rasti informacijos analizė L, MOS ne CH1 ir CH2 apie šią knygą:

Analog dizaino pagrindai
Autorius: Willy MC Sansen

Knygas galima rasti adresu:

http://www.ieeeclub.com/inc/sdetail/1881?xtr=sansen

 

[eglinis]

Be Analog blokas, didelio L gali sumažinti lambda poveikio srovė.Ji taip pat gali sumažinti neatitikimą einamųjų mirro.Be degital blokas, nes MOSFETs visi yra įjungti, naudojant mažiausias ilgis sumažėja die dydį.

 

[qqic]

palyginimui

 

[kwkam]

Analoginiai dizainas, atitikimas yra svarbesnis nei gm.Todėl, kad jūros greitkelių ilgis ir plotis bent 2 ~ 3 metu nuo minimumo.

 

[gpwu]

Ilgesnės L turės mažiau kanalo ilgis modulaiton, todėl didesnės naudos, kurios yra svarbios Analog Circuit.
Skaitmeninės grandinės reikia mažiau vėluojama, todėl minimalus L & W yra svarbu greitis ir mažesnės galios.

 

[drming]

Citata:

Čia galite rasti informacijos analizė L, MOS ne CH1 ir CH2 apie šią knygą:Analog dizaino pagrindai

Autorius: Willy MC SansenKnygas galima rasti adresu:http://www.ieeeclub.com/inc/sdetail/1881?xtr=sansen

 

[amandeep_pec]

Manau, kad jo, nes į išėjimo varža padidinti ...

 

[suria3]

Dėl Diferencialinis stiprintuvas, didesnių l esant uodega tranzistorius bus didesnė CMRR aukštojo dažnio.

 

[analog_prodigy]

Hi friends,

Ačiū visiems už vertingas pastabas.

Nuo Baker knyga supratau, kad

Output resistance (taigi ir pelnas) būtų proporcinga ((L * L) / (Vdsat * Vdsat))

perėjimą dažnių (greičio prietaisas) yra proporcingas ((Vdsat) / (L * L))Kad būtų pasiektas geras kompromisas tarp naudos ir greitį, mes paprastai pasirinkti L = 2-5 kartus minimalus ilgis, Analog dizainas.

Skaitmeninių grandynų, greitis yra pagrindinis tikslas, palyginti su nauda, kuri yra atvirkščiai proporcinga (L * L).Taigi, mes naudojame minimalus ilgis, skaitmeninės grandines.

Radau iš kepėjas tekstas informacijos knygoje.

Dar kartą ačiū visiems už pasidalijimo koncepcijas.