Pagalbos man dizainas 2bit aukštyn / žemyn kovos naudojant tik vartai

S

santumevce1412

Guest
Dizainas 2bit aukštyn / žemyn kovos su aiškiai naudojant tik vartai Pls dont parašyti verilog arba VHDL kodas ...
 
Mano idėja yra tokia: Pirma, DfF su atbulinės eigos galia šėrimo atgal į savo duomenų įvedimo formų dažnio daliklis iš dviejų. Įdėkite dvi tokias dalikliu, serijos suteikia jums du bitų skaitiklis, kuris pradedamas skaičiuoti viena kryptimi (1 DfF duomenų išvesties turėtų būti prijungtas 2 DfF, ir tiek DfF duomenys produkcija bus 2 bitai produkcijos skaitiklis). Iš naujo turėtų būti prijungtas tiek DfF naujo. Jei norite, kad ji kovos atgal, mano pasiūlymas yra invertuoto išėjimo (kad 00 01 10 11 11 10 01 00).
 
Lygtis: Q0 = Valyti "Q0" Q1 = (aiškių "AUKŠTYN" Q1 Q0 ") + (aiškių" Up "Q1 Q0) + (clear 'UP Q1" Q0) + (CLEAR "UP Q1 Q0)
 
Čia yra 4 bitų skaitiklis. Jokių problemų pašalinti dvi mažesnės flipflops gauti 2 bitų skaitiklis.
 

Welcome to EDABoard.com

Sponsor

Back
Top