[Pagalba] Verolog Sintaksės klaida?

[billjoe]

Manau, kai Xilinx lib (. V) naudojant ncsim yra sintaksės klaida
bet aš žinau, kaip nustatyti
pls kas nors gerai žino apie verilog Padėkite man!Pridėti failą
TKS

 

[jjww110]

lib pateikė xilnx turėtų turėti jokių problemų, Jūs galite rinkti neišsamus lib.

 

[billjoe]

jjww110 rašė:

lib pateikė xilnx turėtų turėti jokių problemų, Jūs galite rinkti neišsamus lib.

 

[xuanzhu]

Hi billjoe,
Aš susidūrėme su šia klaida daro, taip pat xillinx kodą, ir aš kartą kodą.
šį sintaksė yra įtrauktas į verilog2001 arba naujesnė versija verilog standartas.Jūsų dabartinė simuliatorius nepalaiko, jei jūs negalite pakeisti savo įrankius, siūlau jums parašyti scenarijų padaryti sintaksės pakeitimas