Pagalba su darbo Xilinx ISE 5.1i

[Jayson]

Šis klausimas yra susijęs su schema įrašo metodą tai dizainas.

Kaip priskirti įvesties trinkelėmis su tam tikru konkrečiu Kaisčiai mano FPGA?Kaip priskirti produkcijos trinkelėmis į kitą Kaisčiai mano FPGA prietaiso?Kai aš einu į floorplanner jis pagal nutylėjimą yra du kaiščiai.

Can someone gal punktas man trumpas instrukcija, kaip tai padaryti naudojant schematinis įrašas įrankiai Xilinx ISE 5.1i?

- Jayson

 

[my_garden]

Manau ISE5.1 's schema įrankiai nėra gera
Šis įrankis yra HDL, jums geriau naudoti DTL
Žemiau yra nuoroda ISE5.1 's vadovą
http://toolbox.xilinx.com/docsan/xilinx5/pdf/manuals.pdf

 

[Bartart]

>> Kaip priskirti įvesties trinkelėmis su tam tikru konkrečiu Kaisčiai mano FPGA?

Naudojimo apribojimai failo redaktorius sukurti ucf failą.Jūsų "iš viršaus" VHDL failas yra keletas vadinamųjų uosto, tai uostai turi būti prijungtas prie fizinio FPGA kaiščių.

Pavyzdys apribojimus failą:

neto ba loc = p137;
neto saddr <0> loc = p141;

>> Kaip priskirti produkcijos trinkelėmis į kitą Kaisčiai mano FPGA prietaiso?

Į projekto rengimo, kai jūs pridedate IO žymeklį galite pasirinkti, jei ji yra įėjimo ir išėjimo.

>> Kai aš einu į floorplanner jis pagal nutylėjimą yra du kaiščiai.

Kadangi Jūs nenurodėte nustatyti kaiščių ir apribojimai redaktoriaus.Good luck, Bart

 

[Jayson]

Kokia yra FPGA's jei kai įjungti išjungti jie praranda programa?

- Jayson

 

[Bartart]

U galite naudoti CPLD prietaiso.Bart

 

[Jayson]

Komercine, kur yra programos saugomi?

- Jayson

 

[inkognito]

Jayson rašė:

Komercine, kur yra programos saugomi?- Jayson

 

[Jayson]

yra bet kuri nuoroda dizainus, kurie rodo, kaip pridėti išorės atmintį ir jį iškelties jo turinį į FPGA po bootup, etc sukurti savarankiškai veikia programa?

Antra, ar tai reiškia, kad jūs galite rodyti savo dalykas mažiausiai 10000 kartų sėkmingai, nes Thats kiek programa ciklus quaranteed pagal prietaiso specifikaciją?

Ar programa išorinės atminties naudojant poveikį?Kaip programa išorinės atminties, ir kaip vėliau veikia FPGA žinoti atsisiųsti kodą iš jos?

- Jayson

 

[inkognito]

> yra bet kuri nuoroda dizainus, kurie rodo, kaip pridėti išorės atmintis> ir padaryti jį iškelties jo turinį į FPGA po bootup, etc sukurti> savarankiškai veikia programa?

Nežinau, prolly žiūrėti į šeimos specifikacija

> Antra, ar tai reiškia, kad jūs galite rodyti savo dalykas minimalų> 10000 kartus sėkmingai, nes Thats kiek programa ciklus> quaranteed pagal prietaiso specifikaciją?
iš tiesų, ji

> Ar programa išorinės atminties naudojant poveikį?
ya su smūgio į gui => Sukurti PROM failą

> Kaip jūs programa išorinės atminties
su atminties programuotojas nuo į promenadzie u gonna naudoti galite radote 5 $ programuotojas ...serijos protokolų nėra, kad sunku

> ir kaip vėliau jis theFPGA žinoti atsisiųsti kodą iš jos?

dar kartą pažvelgti į duomenų FPGA got some MODE Kaisčiai

Linkėjimai

 

[my_garden]

Max Jayson
Gal galite pasinaudoti viena mažiausių CPLD vienas pigaus Flash daryti programos darbą.
Kai galią, kad CPLD gali atlikti darbą tik kaip brangiai PROM.

 

[phoenixfeng]

labas
galite naudoti ise greitai pradėti!