Pagalba PLZ!! FPGA laikrodis laikrodis nuo įėjimo laikrodis

[fallingrain_83]

Hi all Noriu Creat laikrodis nuo įėjimo laikrodis, kuri mažesnė dažnis aš bandžiau šį, tačiau ji nėra darbo modulis (CLK ,...) įvesties CLK; / / prijungti prie C9 pin Spartan3 XC3S200 raj [00:25 ] skaičius; raj clk2; visada @ (posedge CLK) pradėti skaičiuoti

 

[FvM]

Jei pašalinsite antra visada blokuoti, dizainas iš esmės turėtų dirbti kaip 2 ** 26 laikrodis dalytuvas.

 

[fallingrain_83]

bet aš turiu daryti s.th mano visada blokuoti, jei aš pašalinti, kad turiu chek clk2, jei ir aš klaidą su šia sintakse: lways @ (posedge CLK) pradėti skaičiuoti

 

[FvM]

Bent jūs turite pašalinti clk2

 

[yanzixuan]

bet aš turiu daryti s.th mano visada blokuoti, jei aš pašalinti, kad turiu chek clk2, jei ir aš klaidą su šia sintakse: lways @ (posedge CLK) pradėti skaičiuoti