Paeiliui Įstatymų ADC su bitų> 12

[hung_wai_ming@hotmail.com]

Ar kas nors turi patirties projektavimo daugiau nei 12bits SAR? Aš esu įbrėžimas mano galva tai pasiekti tik 10 bitų. Paprastai 10bits lengva pasiekti be didelių calibaration. Tačiau nei kaip tai nėra lengva.

 

[maxwellequ]

Kas tiksliai yra problemos, kad esate susiduria?

 

[hung_wai_ming@hotmail.com]

Mano problema yra tai, kaip dizainas SARADC su daugiau nei 12bits, nes capacitive masyvo neatitikimas yra žudymas, kalibravimas tai padaryti yra sunku, ir aš neįsivaizduoju, kaip pasiekti, kad net modeliavimas

 

[maxwellequ]

12b turėtų būti ok be kalibravimo. Daugiau nei 12b ką: 13b? 16b? 200B? Kas yra segmentacija jūs naudojate?

 

[hung_wai_ming@hotmail.com]

Aš naudoju 6C-CC-6C padalinti masyvo ir jūs žinote, einanti per 4096 žingsnių laikinas modeliavimas patikrinti INL / DNL vartoja daug laiko ir kai greičiau simuliatorius yra reikalingas, pavyzdžiui, SS * M arba Nanos * m, nuo tų, treniruokliai, tai nėra lengva gauti puikius rezultatus ir tai, kodėl aš sakė, net ne gera modeliavimas. jeigu, kita vertus, imituoti su 1kHz sinusinės bangos gauti SNR gal geras pasirinkimas. Kas u padaryti jūsų ADC? Leiskite pasidalyti Ar u pažaisti daugiau nei 12b? Aš tai 14b arba 16b, Ne SARADC 16b daugiau nei ji nėra labai naudinga teikti paraiškas, jei daugiau nei 16b, renkuosi SDADC nes jis yra daug standartizuotas ir lengviau lyginti 16b SARADC be daug literatūros kalbame apie tai kaip tai padaryti? Kokios komparatoriai tu naudoti savo dizainą?

 

[maxwellequ]

Atsižvelgdama "Not Perfect" rezultatai SS * M arba Nanos * m yra normalu. Ką reikia padaryti šių simuliatoriai yra patikrinti funkcionalumą. Net jei jūs galėtumėte paleisti tikslios SPICE modeliavimas gauti INL / DNL, jums reikės atlikti keletą Monte-Carlo veikia. INL / DNL turi būti numanomas iš blokų modeliavimą, sukelti kodas perėjimą lygio pokyčiai (BŽŪP masyvo jūsų atveju) ir, galiausiai, iš elgsenos modeliai ADC pagaminti, pavyzdžiui, MATLAB. Mano

 

[hung_wai_ming@hotmail.com]

Do u proto dalintis savo dizaino patirties? aš tai apibūdinti išsamiau, nes aš visada tikėtis ką nors čia gali dalintis dizainas patirtimi su manimi, o ne tik paviršutiniškai diskusija. Ačiū

 

[maxwellequ]

Dėl SAR ADCs, aš sukūrėme iki 12b.

 

[hung_wai_ming@hotmail.com]

Ei, maxwellequ Pasidalinkite su mumis, daugiau realiu dizainas. Kaip jūs dirbote iš su tuo? Bet gudrybės tu padarei? aš tikrai noriu turėti galimybę su įstatiniu nekilnojamojo projektavimo patirties kai kurie iš jūsų čia internete, o ne tik komentuoja visus tuos klausimus, kurie gali turėti atsakymus iš knygų, tas man, yra bevertės tikrųjų. Dėl 12b ADC, aš sugalvoti kai kintamasis takto ciklą, siekiant spręsti INL / DNL klausimas konvertavimo metu.

 

[hung_wai_ming@hotmail.com]

Hi maxwellequ Bet komentuoti?

 

[maxwellequ]

Kas prašote yra konfidenciali informacija: |. Jei matau, kas ypač abejonių ir matau, kad galiu atsakyti, tada aš. Daugiau nei, kad aš negaliu atskleisti, kaip jūs tikrai suprasti. Be to, jei jūs galite rasti už konkretų klausimą knygų atsakymų, kodėl jūs paprašykite jų čia? Mano

 

[hung_wai_ming@hotmail.com]

Dauguma mano klausimai buvo nelengva turėti atsakymus iš knygų, ar knygų, kad aš neturiu .. haha .. Ei, aš atskleisti kai kurie iš mano paslaptis čia, kai aš dizainas 12b SAR, aš bandė padaryti kintama Clocking turėti skirtingus koeficientus kiekvieną bitą. Tai padeda tiksliau.