paštu tinkami klaidą ModelSim

[buenos]

hi. i bandė imituoti po tinka VHDL modelį ModelSim, pradėtas iš Xilinx ISE Coolrunner2 CPLD, bet ji klaida: ModelSim: ... # Kraunasi C: \ Modeltech_xe_starter \ win32xoem/../xilinx/vhdl/simprim.x_roc (x_roc_v) # Įvyko klaida įkeliant dizainas # Klaida: Įvyko klaida įkeliant dizainas # Pauzė makro vykdymo # MACRO / TCTest.tdo pristabdytas 9 eilutėje failą , eilutė 9: vsim-t 100ps sdfmax / UUT = toptt_timesim.sdf-lib darbo TCTest Jei bandau imituoti elgesio modelį, tada jis veikia puikiai.

 

[raghava216]

Ar u biblioteka simprims Xilinx įdiegimo katalogą?

 

[buenos]

Sveiki, ačiū, i dont prisiminti, aš dar neparašė prieš 4 metus. tikriausiai turėjo būti įdiegta Xilinx bibliotekų, ModelSim ...