OP AMP įvesties kompensuoti pašalinti metodas

[tia_design]

Sveiki, vaikinai, Kaip jus vaikinai sumažinti įvesties kompensuoti aukštą DC pelnas (tarkim 120 dB) CMOS Op Amp (VDD = 3.3V)? Vienas būdas yra įvesti pagalbinio uosto lygiagrečiai pagrindinis uostas, tada callibration įtampa yra taikomos šio auxliiary uosto. Toks metodas yra tikrai geras didelis pelnas Op Amp. Radau Texas Instruments "TLC4501 CMOS Op Amp ( http://focus.ti.com/lit/ds/slos221b/slos221b.pdf ), naudojant skaitmeninio apipjaustymo naudojimas norint gauti mažiau kaip 10uV įvesties kompensuoti. Ar kas nors turi šią schemą idėja? arba kaip aš galiu rasti susijusius patentus ar popieriaus? Labai ačiū!

 

[Vamsi Mocherla]

Pamatyti skaitmeninio apipjaustymas yra bet koks prietaisas, po gamybos parametrus koreguoti. BGRs arba kai, pavyzdžiui ADCs arba DACs grandinėse atvejais, pavyzdžiui, jie turės keletą adjustements jų rezistoriai ir tt idealus vertei gauti. Paprastai, šis kirpimas gali būti programuojama arba nuorodą saugiklio deginant arba per jungikliai, kurie kontroliuoja ROM. Bet svarbiausia procesas (FAB) turėtų remti. Arba kitu atveju, nėra tikslu. Jei norite turėti mažos kompensuoti, pabandykite ir įgnybti ilgio dabartinių veidrodžių arba didinant Diferencialinė poros. Yra ir kitas metodas, vadinamas Chopper stabilizavimo. Čia mes stengiamės mėginio kompensuoti vienos fazės ir atimti skirtumas įėjimai stiprintuvo. Tikiuosi, kad tai padeda .......