On-Chip derinimo

[VSOP]

Labas,

Dozę kas nors ką nors girdėti apie "on-chip derinti"?Atrodo

nuo vartotojo požiūriu ICE, bet kai grandines turi pastatyti

iki lusto pardavėjas mikroschema.

Bet kokia informacija yra sveikintinas.

 

[Guest]

VSOP rašė:

Labas,Dozę kas nors ką nors girdėti apie "on-chip derinti"?
Atrodonuo vartotojo požiūriu ICE, bet kai grandines turi pastatytiiki lusto pardavėjas mikroschema.Bet kokia informacija yra sveikintinas.

 

[El_Paco]

Hi VSOP ...Radau knygą

Jis prasideda BDM tačiau tai yra vienas variantas OCD ...ir paaiškinti kitų variantų dėl lusto derinimo

Tikiuosi, ji padės

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Mirkčiojimai" border="0" />ieškoti h ** p: / / W * W * w.macraigor.com / zenofbdm.pdf

 

[VSOP]

Thanx už jūsų informaciją.
Dirbu naują projektą, kuris yra kelis IP įskaitant MCU.Dėl PIN skaičius apribojimas, tai labai sunku mums sukurti bet ICE kompanionas FPGA prie šios SOC.Taigi, aš ieškau ko nors apie tai, kaip sukurti vidaus On-Chip debug grandynai informacija.Ką aš norėčiau kažką panašaus, kad iš FS2 (http://www.fs2.com), bet galiu pastatyti, kad pats.
Aš vis dar laukia patarimų, thanx.