Need urgent help for Xilinx FPGA!

[EDA_hg81]

Atsitiktinai, mes prijungti Vcco už LVDS išėjimo signalus iš 2.5V to 3.3V ant PCB.

Mes vis dar galima priskirti signalus LVDS lygis viduje programa, bet I / O įtampa yra ne 3.3V.

Ką turėtume daryti, kad ištaisyti tai?

Mes neturime laiko nustatyti PCB.

Bet kokie pasiūlymai yra vertinami.

 

[Gunship]

EDA_hg81 rašė:

Atsitiktinai, mes prijungti Vcco už LVDS išėjimo signalus iš 2.5V to 3.3V ant PCB.Mes vis dar galima priskirti signalus LVDS lygis viduje programa, bet I / O įtampa yra ne 3.3V.Ką turėtume daryti, kad ištaisyti tai?Mes neturime laiko nustatyti PCB.Bet kokie pasiūlymai yra vertinami.