F
ferrarimaker
Guest
Klausimas: Design 3-tranzistorius CMOS DRAM ląstelė.Rodo, kad skaitymo ir rašymo operacijos yra funkciškai tinkamas, ir galinti veikti ne mažiau kaip 100 MHz, ir naudojančius labai nedaug energijos.
(įvesties signalo kilimo trukmė (10% -90%) ir rudenį laiku (90% -10%) turi būti ne daugiau kaip 1 ns.)
(0.35micron technologija)
informacija turi būti prieinama visų elementų per 2 NS, ty vėlinimo = 2 ns, ir jis turėtų būti dar 10 NS (saugojimo laikas = 10ns)
=> Ir įrašyti 1 ir skaityti 1 operacija, kas priemonių nustatyti talpos vertė ir (W / L) santykis NMOS?
=> Prašome pateikti būtini lygtis
(3T DRAM grandinės schema pridedama šią žinutę)
ačiū
(įvesties signalo kilimo trukmė (10% -90%) ir rudenį laiku (90% -10%) turi būti ne daugiau kaip 1 ns.)
(0.35micron technologija)
informacija turi būti prieinama visų elementų per 2 NS, ty vėlinimo = 2 ns, ir jis turėtų būti dar 10 NS (saugojimo laikas = 10ns)
=> Ir įrašyti 1 ir skaityti 1 operacija, kas priemonių nustatyti talpos vertė ir (W / L) santykis NMOS?
=> Prašome pateikti būtini lygtis
(3T DRAM grandinės schema pridedama šią žinutę)
ačiū