Modeliavimas paprasta ADC / DAC VHDL

ADC: priimti įtampos arba srovės verčių tai byla, taip tekstinio failo.Tai yra jūsų Analog vertybes.Tada parašyti VHDL modelį, kuris bus skaityti šį failą.VHDL yra datatype vadinamas "tikras" jūs galėsite perskaityti reikšmes iš failo, į kintamąjį, kuris tipo "tikras".
Skaitant šias vertybes jūs iš tikrųjų yra "atranka" savo Analog vertė.Taigi dažnumas, į kurį bus skaityti bus jūsų "atranka Freq.Taigi txt vertybės failų turi atitikti, kad "atrankos Freq '
dabar paversti "realus" tipo į std_logic_vector ir išėjimo jis.
Thats it.
do dėl PPK atvirkščiai.
Kr
Avi
http://www.vlsiip.com

 

Welcome to EDABoard.com

Sponsor

Back
Top