Modeliavimas Bram

[Dinesh Lohan]

Labas,
Pls help me out iš šio dalykas yra tai, kad galiu sukurti naudojant coregen su vartais. COF byla taip pat ir kai bandau imituoti pavyzdžio SIM Dizainas tada klaida eina kaip nepavyksta atidaryti VHDL failas ram_block.mif (atminties initianilize failas) rb mode.Why jis toks ???????
Aš didelių problemų, pls reply ...

Dinesh
IIT, Delhi

 

[darylz]

Atrodo, kad jūs naudojate "ROM" Jūsų dizainas ir bando imituoti ją.
Jei galite atidaryti primityvus, galite rasti vieną generic kuris atkreipia dėmesį į "PFI" failą.Modeliavimo, turite įdėti MIF failą teisingą rež.

 

[Dinesh Lohan]

labas,
Aš tik noriu patvirtinti, kad yra VHDL modeliavimo (ModelSim) parama. MIF failą??
ar mes ją konvertuoti į. hex??
Taip, jei Pls tell kaip ?????

su Thanx,
Dinesh