LVDS siùstuvas problema

W

Wojowniczy

Guest
Labas!Aš dizainas LVDS siùstuvas.Maitinimo šaltinis yra 2,5, tranzistoriai su storio oksido.Layout yra standartas: 2 nmos jungiklis, 2 PVO jungiklis, Pločio, Pločio pagrįsta dabartinės informacijos ir CMFB.

In DC šį darbą gerai: Vos stabili.Vol Voh pat.

Bet kai modeliuojant pereinamųjų procesų yra iškraipoma metu komutacinius.Vos, Voh, Vol pereiti aukštyn arba žemyn apie 50-100 mV.

Tuo vartai į dabartinę šaltinio ir kriaukle yra iškraipymų apie 20-30 MB.

Šaltinis ir Wsiąkać soties regione (VDS ~ 1 V).Swithes yra triodinį regione (VDS ~ 70 MB už PVO ir ~ 30 MB už nmos)

Ką ji gali būti?Ar tai blogai CMFB, blogas derinti tranzistorių, parazitinės talpos ar ką kitą?

Pasakykite prašome apie bazę principą LVDS vairuotojo dizainas.

Dar vienas klausimas.Kas yra LVDS predriver?Dabar ir naudojimo lygį shifter (nuo 1,8 iki 2,5) ir 2 grandinę inverterių išlyginti V ir V-.Tai predriver?Arba predriver yra kas kita?

 
Ar jūs kalbate apie talpos ir jungikliai?
Kaip ją išspręsti?

 
JoannesPaulus
Citata:

Ar indėlis į jūsų vairuotojo viso 0-2.5V?
 
Jūsų srovės šaltinis / grimzdimo gali būti nutraukti soties.Aš paprastai turi iš anksto vairuotojui mažesnio skirtumo įtampos vairuotojo galutinis vairuotojas.

 
Citata:

Jūsų srovės šaltinis / grimzdimo gali būti skambinama iš sočiųjų
 
Jūsų W / L santykis atrodo šiek tiek per didelis.Mano atveju (up to 1.8GHz), aš naudoju 60/0.5 už PVO ir 40/0.5 už NMOS.Dabartinė šaltinių 480/1.2 už PVO ir 412/1.2 tačiau, žinoma, priklauso nuo proceso, kurį naudojate.
Citata:Ar galite patarti man dokumentus ar knygas, kuriose aprašyti šią techniką?

Ir pasakykite kai kurios iš esmės principus šią techniką?

 
Citata:

Jūsų W / L santykis atrodo šiek tiek per didelis.
Mano atveju (up to 1.8GHz), aš naudoju 60/0.5 už PVO ir 40/0.5 už NMOS.
Dabartinė šaltinių 480/1.2 už PVO ir 412/1.2 tačiau, žinoma, priklauso nuo proceso, kurį naudojate.
 
Citata:

Bet kai modeliuojant pereinamųjų procesų yra iškraipoma metu komutacinius.
Vos, Voh, Vol pereiti aukštyn arba žemyn apie 50-100 mV
 
Citata:

Jei aš tai supranta teisingai, tiek sąnaudų ir VCM (žinoma) yra wiggling
 
Citata:

Hm ...
Aš maniau, kad CMFB turėtų ištaisyti Vos tik per PVT variantų, ty CMFB dažnumas turėtų būti nedidelis ir kilpos turi būti stabilus (fazės skirtumas> 60 °) ir didelis pelnas.
Tai nėra teisinga?
 
Citata:

Gerai, tai yra problema!
CMFB BW turėtų būti labai didelis, jis turi pataisyti bendro režimo pokytis pokyčių greičio ir, žinoma, ji dirba PVT.
 
Man reikia skaityti popieriuje atsakyti apie BW klausimą ...

Šis jungiklis yra įjungimo / išjungimo todėl jos VDS nesvarbu, tik turi būti pakankamai didelis, kad vykdyti dabartinę.

 
JoannesPaulus,
Citata:

Šis jungiklis yra įjungimo / išjungimo todėl jos VDS nesvarbu, tik turi būti pakankamai didelis, kad vykdyti dabartinę.
 
Citata:

Tačiau jungiklis turi būti triodinį regione?
 
JoannesPaulus,Citata:

Aš niekada nemačiau, kad CMFB įgyvendinti prieš bet aš manau, kad kūno svorio į stiprintuvą vis dar reikia daug.
 
Citata:

Gerai.
Ar galite patarti man dokumentus, jei naudojamos kitos CMFB įgyvendinimą?
 
Čia yra nuotraukos, gražus CMFB grandinę.Jis yra paimtas iš knygos:

1,0 Gbps LVDS Transceiver Dizainas LCD plokštės pateikė Chua-Chin lazdelės, Jian-Min Huang ir Jih-Fon Chuanas<img src="http://images.elektroda.net/82_1222341957_thumb.png" border="0" alt=""/> Taip pat popieriaus JE Duque-Carrillo vadinama:

Kontrolės Bendrojo režimo komponentą CMOS Nuolatinis laikas Visiškai Diferencialinė signalų apdorojimas

Tai suteikia fantastišką palyginimas skirtingų CM kontrolės grandinės

 
PaloAlto, ačiū.Ar galite atsiųsti (pridedama) dokumentas, JE Duque-Carrillo?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top