@ ltera Max II ir Karalienė (at) rtus - pagalbos priemonės, reikalingi!

[Przetrz]

Labas,

Aš naudojate nemokamą versiją @ ltera Max II plius ir darbo į projektą ACEX1K50.Konstrukcija atitinka gražiai su daug laisvų lėšų.Laikas yra šiek tiek, nors keliose vietose, kad aš tik apie laiką,
o ne rajone.

Projektas parašyta VHDL, todėl aš turiu tik ribotą kontrolę, kas iš tikrųjų generuoja (Leonardo Specrum į pirmąją vietą).

Tačiau, mechanikas į MAX II plius ar vietos viskas tiesiogiai kvailas vietas, dažnai maksimaliai vėlavimą.Žinoma, galite nustatyti jį šiek tiek į Floorplan redaktorius, tačiau naudojant vadinamąjį qu (at) rtus mechanikas variantas, negalima nustatyti vietą ląstelių / Lut lygiu.Ar yra kokių nors žemėjimo būdai kontrolės mechanikas ir gauti luste peform jai geriausia?Ar qu (at) rtus gal geriau darbą ir leidžia geriau rankinio valdymo?

Kitas klausimas yra fanouts.

slow.

Atrodo, kad ACEX1K yra FanOut ir galbūt iki 6-8 gana greitai, tačiau dėl didesnio FanOut tai greitai gauti labai
lėtai.Dėl didelio abstrakcję į VHDL nėra lengvai Aš priversti kurti lygiagrečiai (atleistiems) logika, kad FanOut laikoma pakankamai mažas, kad lygiu atskirų ląstelių paspartinti logika.

Bet gerų idėjų, bet kas?

 

[ngjh]

Jei norite sukurti nereikalingas logika visada, manau,
kad vienintelis būdas pasakyti syntezator tai padaryti naudojant LCELL Pirmykštė.Tačiau tai padaryti kodas mažiau nešiojamų.Metodas (prisiimti signalas "originalas", turi būti dubliuojamas):Bibliotekos @ ltera;
use@ltera.all; (ne 100% tikras, ar tai yra teisinga)
, orig_dup1
);

LC1: LCELL uosto planas (originalas, orig_dup1);
, orig_dup2
);

LC2: LCELL uosto planas (originalas, orig_dup2);

....Tikimės, kad šis padės [/ i]